<pre id="amkou"></pre> Scaler是平板顯示器件(FPD，F(xiàn)lat Panel Display)中的重要組成部分，它將輸入源圖像信號轉(zhuǎn)換成與顯示屏固定分辨率一致的信號，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎上，采用自上而下(Top-down)的設計方法，給出了scaler的設計及FPGA驗證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調(diào)，也可以以IP core的形式應用于相關圖像處理芯片中。 圖像縮放內(nèi)核是scaler的核心部分，它是scaler中的主要運算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結(jié)構(gòu)設計決定著縮放性能的優(yōu)劣，也是控制芯片成本的關鍵。因此，本文從縮放內(nèi)核的結(jié)構(gòu)入手，對scaler的總體結(jié)構(gòu)進行了設計；通過對圖像縮放中常用算法的深入研究提出了一種新的優(yōu)化算法——矩形窗縮放算法，并對其計算進行分析和簡化，降低了計算的復雜度。FPGA設計中，采用列縮放與行縮放分開處理的結(jié)構(gòu)，使用雙口RAM作為兩次縮放間的數(shù)據(jù)緩沖區(qū)。使用這種結(jié)構(gòu)的優(yōu)勢在于：行列縮放可以同時進行，數(shù)據(jù)處理的可靠性高、速度快：內(nèi)核結(jié)構(gòu)簡單明了,數(shù)據(jù)緩沖區(qū)大小合適，便于設計。此外，本文還介紹了其他輔助模塊的設計，包括DVI接口信號處理模塊、縮放參數(shù)計算與控制模塊以及輸出信號檢測與時序濾波模塊。 本設計使用Verilog HDL對各模塊進行了RTL級描述，并使用Quartus II7.2進行了邏輯仿真，最后使用Altera公司的FPGA芯片來進行驗證。通過邏輯驗證和系統(tǒng)仿真，證明該scaler的設計達到了預期的目標。對于不同分辨率的圖像，均可以在顯示屏上得到穩(wěn)定的顯示。
上傳時間： 2013-05-30
上傳用戶：xiaowei314
在幾乎所有現(xiàn)代通訊和計算機網(wǎng)絡領域中，安全問題都起著非常重要的作用。隨著網(wǎng)絡應用的迅速發(fā)展，對安全的要求也逐漸加強。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制，且可以在更小的基域上達到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經(jīng)基本成熟，但由于它的計算復雜性大，所以在具體實現(xiàn)上還需要進一步研究。實現(xiàn)超橢圓曲線密碼系統(tǒng)，對于增強信息系統(tǒng)的安全性和研究更高強度的加密系統(tǒng)都有著重要的理論意義和較高的應用價值，相信超橢圓曲線密碼系統(tǒng)將會有更好的應用前景。 對于密碼系統(tǒng)，我們希望它占用的空間更少，實現(xiàn)的時間更短，安全性更高。論文研究超橢圓曲線密碼中的加密算法，對主要算法進行實現(xiàn)比較并提出軟硬協(xié)調(diào)思想實現(xiàn)超橢圓曲線密碼系統(tǒng)就是為了達到這個目標。 論文先介紹了超橢圓曲線密碼系統(tǒng)中有限域上的兩個核心運算——有限域乘法運算和有限域求逆運算。對有限域乘法運算的全串行算法和串并混合算法在FPGA上用VHDL語言進行了實現(xiàn)，并對它們的結(jié)果進行對比，重點在于對并行度不同的串并混合算法進行實現(xiàn)比較，找到面積和速度的最佳結(jié)合點。通過對算法的實現(xiàn)和比較，發(fā)現(xiàn)理論上面積和速度協(xié)調(diào)性較好的8位串并混合算法在實際中協(xié)調(diào)性并不是很好，最終得出結(jié)論，在所做實驗的四種情況中，面積和速度協(xié)調(diào)性較好的算法是4位串并混合算法。隨后論文對有限域求逆運算的三種算法在FPGA上用VHDL語言進行實現(xiàn)比較，找到單獨實現(xiàn)有限域求逆運算較好的算法(MIMA域求逆算法)和可以與域乘法運算相結(jié)合的算法(使用域乘法求逆的算法)，為軟硬協(xié)調(diào)實現(xiàn)超橢圓曲線系統(tǒng)思想的提出打下基礎。 論文然后提出了軟硬協(xié)調(diào)的方法實現(xiàn)超橢圓曲線系統(tǒng)的思想，并對整個系統(tǒng)進行了軟硬件部分的劃分。通過分析，將標量乘算法，除子算法和多項式環(huán)算法劃分到軟件部分，并對其中的標量乘運算進行了詳細的分析介紹，將有限域算法歸于硬件部分并對其進行了簡單描述。在最后對全文進行總結(jié)，提出進一步需要開展的工作。
上傳時間： 2013-04-24
上傳用戶：zl123！@#
本項目完成的是基于中國“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國家標準的發(fā)射端系統(tǒng)FPGA設計與實現(xiàn)。在本設計中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎構(gòu)建的主硬件處理平臺。對于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統(tǒng)信息復用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設計實現(xiàn)的。其中關鍵技術：TDS-OFDM技術及其和絕對時間同步的復幀結(jié)構(gòu)、信號幀的頭和幀體保護技術、低密度校驗糾錯碼(LDPC)等，體現(xiàn)了國標的自主創(chuàng)新特點，為數(shù)字電視領域首次采用。其硬件實現(xiàn)，亦尚未有具體產(chǎn)品參考。 本文首先介紹了當今國內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀，中國數(shù)字電視地面廣播傳輸國家標準的頒布背景。并對國標系統(tǒng)技術原理框架，發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設計的相關知識進行了簡要介紹。在此基礎上，第三章重點、詳細地介紹了基于FPGA實現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設計，論述了系統(tǒng)中各功能模塊的FPGA設計和實現(xiàn)，包括設計方案、算法和結(jié)構(gòu)的選取、FPGA實現(xiàn)、仿真分析等。第四章介紹了對整個系統(tǒng)的級連調(diào)試過程中，對系統(tǒng)結(jié)構(gòu)進行的優(yōu)化調(diào)整，并對級連后的整個系統(tǒng)的性能進行了仿真、分析和驗證。作者在項目中完成的工作主要有： 1.閱讀相關資料，了解并分析國標系統(tǒng)的技術結(jié)構(gòu)和原理，分解其功能模塊。 2.制定了基于國標的發(fā)端系統(tǒng)FPGA實現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進了3780點IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統(tǒng)信息復用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設計和驗證。 5.在系統(tǒng)級連調(diào)試中，利用各模塊數(shù)據(jù)結(jié)構(gòu)特點，優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗證。
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
自香農(nóng)先生于1948年開創(chuàng)信息論以來，經(jīng)過將近60年的發(fā)展，信道編碼技術已經(jīng)成為通信領域的一個重要分支，各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯碼，并已在數(shù)字電視、無線通信、磁盤存儲等領域得到大量應用。 目前數(shù)字電視已經(jīng)成為最熱門的話題之一，用手機看北京奧運，已經(jīng)成為每一個中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關的通信標準，分別是數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數(shù)字電視正與每個人走得越來越近，我國預期在2015年全面實現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標準的核心技術之一的前向糾錯碼技術已經(jīng)成為眾多科研單位的研究熱點，相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式，在CMMB標準中用到了LDPC碼和RS碼的級聯(lián)編碼方式，在DVB-S2標準中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。 本論文以目前最重要的三個與數(shù)字電視相關的標準：數(shù)字電視地面?zhèn)鬏敇藴?DMB-TH)、手機電視標準(CMMB)以及數(shù)字衛(wèi)星電視廣播標準(DVB-S2)為切入點，深入研究它們的編碼方式，設計了這三個標準中的LDPC碼編碼器，并在FPGA上實現(xiàn)了前兩個標準的編碼芯片，實現(xiàn)了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時，提出一種改進的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結(jié)果表明，芯片邏輯功能完全正確，速度和資源消耗均達到了標準的要求，具有一定的商用價值。
上傳時間： 2013-07-07
上傳用戶：327000306
衛(wèi)星導航定位系統(tǒng)可以為公路、鐵路、空中和海上的交通運輸工具提供導航定位服務。它能夠軍民兩用，戰(zhàn)略作用與商業(yè)利益并舉。只要持有便攜式接收機，則無論身處陸地、海上還是空中，都能收到衛(wèi)星發(fā)出的特定信號。接收機選取至少四顆衛(wèi)星發(fā)出的信號進行分析，就能確定接收機持有者的位置。 GPS導航定位接收機的理論基礎即是擴頻通信理論，擴頻通信技術與常規(guī)的通信技術相比，具有低截獲率，強抗噪聲，抗干擾性，具有信息隱蔽和多址通信等特點，目前己從軍事領域向民用領域迅速發(fā)展，成為進入信息時代的高新技術通信傳輸方式之一。擴頻通信技術中，最常見的是直接序列擴頻通信(DSSS)系統(tǒng)，本文所研究的就是這一類系統(tǒng)。 目前在衛(wèi)星信號的捕獲上一般使用兩種方法：順序捕獲方法(時域法，基于大規(guī)模并行相關器)和并行捕獲方法(頻域法，基于FFT)。本文在第二章分別分析了現(xiàn)有順序捕獲和并行捕獲技術的原理，并給出了它們的優(yōu)缺點。 本文第三章對長碼的直接捕獲進行了深入的研究，基于對國內(nèi)外相關文獻中長碼直捕方法的分析與對比，并且結(jié)合在實際過程中硬件資源需求的考慮，應用了基于分段補零循環(huán)相關和FFT搜索頻偏的直捕方法。此方法大大減少了計算量，加快了信號捕獲的速度。本方法利用FFT實現(xiàn)接收信號與本地長碼的并行相關，同時完成頻偏的搜索，將傳統(tǒng)的二維搜索轉(zhuǎn)換為并行的一維搜索，從而能快速實現(xiàn)長碼捕獲。 GPS信號十分微弱，靈敏度低，在戰(zhàn)場環(huán)境下，GPS接收機會面臨各種人為的干擾。如何從復雜的干擾信號中實現(xiàn)對GPS信號的捕獲，即抗干擾技術的研究，是GPS也是本文研究一個的方面。第四章即研究了GPS接收機干擾抑制算法，在強干擾環(huán)境下，需要借助信號處理技術在不增加信號帶寬的條件下提高系統(tǒng)的抗干擾能力，以保證后續(xù)捕獲跟蹤模塊有充足的處理增益。 本文在第五章給出了GPS接收機長碼捕獲以及干擾抑制的FPGA實現(xiàn)方案，并對各主要子模塊進行了詳細地分析。基本型接收機中長碼捕獲采用頻域方法，選用Altera StratixⅡ EP2S180芯片實現(xiàn)；抗干擾型接收機中選用Xilinx xc4vlx100芯片。實現(xiàn)了各模塊的單獨測試和整個系統(tǒng)的聯(lián)調(diào)，通過聯(lián)調(diào)驗證，本文提出的長碼直接捕獲方法正確、可行。 本文提出的長碼直捕方法可以在不需要C/A碼輔助捕獲下完成對長碼的直接捕獲，可以應用于GPS接收機，監(jiān)測站接收機的同步等，對我國自主研發(fā)導航定位接收機也有重大的現(xiàn)實及經(jīng)濟意義。
上傳時間： 2013-06-18
上傳用戶：wang5829
隨著計算機科學在人機交互領域的極大發(fā)展，作為人臉信息處理中的一項關鍵技術，人臉檢測現(xiàn)在已經(jīng)成為模式識別，計算機視覺和人機交互領域不可缺少的一部分。但是，人臉檢測算法存在計算量大、速度慢等缺點。軟件實現(xiàn)方式無法達到實時處理要求，而現(xiàn)有的硬件實現(xiàn)需要占用大量硬件資源。 本文針對現(xiàn)有人臉檢測硬件實現(xiàn)的缺點，通過對Adaboost算法和現(xiàn)有硬件結(jié)構(gòu)的分析，提出了雙流水線硬件檢測架構(gòu)：掃描窗口流水線、特征向量流水線。并在Vertex-II Pro FPGA平臺驗證成功，達到實時檢測的標準。具體工作和創(chuàng)新點包括如下幾點： 介紹了人臉檢測的原理以及人臉檢測經(jīng)典算法。其中，詳細介紹了Adaboost算法。 對現(xiàn)有的結(jié)構(gòu)進行詳細分析。指出現(xiàn)有各架構(gòu)的缺點，即資源占用多，檢測速度慢。針對這兩個問題，本文提出了一個適合嵌入式應用的掃描窗口、特征向量雙流水線檢測硬件架構(gòu)，詳細說明了該架構(gòu)的工作原理，并在該架構(gòu)基礎上，通過加入預測加載技術，進一步提高檢測速度。隨后，采用存儲器訪問效率，架構(gòu)內(nèi)部存儲單元大小，檢測時間長短，運算單元數(shù)量四個標準，詳細比較了新架構(gòu)和現(xiàn)有架構(gòu)的差別，顯示出新架構(gòu)的優(yōu)勢。 基于提出的架構(gòu)，給出了Adaboost人臉檢測系統(tǒng)的VLSI實現(xiàn)方案。本文中，采用自頂向下的設計方法將人臉檢測系統(tǒng)分成若干個子模塊，然后對每個子模塊進行詳細的設計和說明，給出了每個子模塊的硬件架構(gòu)、狀態(tài)轉(zhuǎn)換以及verilog實現(xiàn)后的仿真波形。 采用Xilinx公司的VII Pro FPGA開發(fā)板完成人臉檢測系統(tǒng)的硬件驗證。FPGA驗證結(jié)果表明對于QCIF分辨率的視頻圖像，人臉檢測系統(tǒng)能夠達到50fps的檢測速度，滿足實時檢測的要求。
上傳時間： 2013-06-15
上傳用戶：1193169035
H.264/AVC是國際電信聯(lián)盟與國際標準化組織/國際電工委員會聯(lián)合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現(xiàn)。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設計上的困難。 作者在全面學習H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖，并總結(jié)出了影響CAVLC編碼器實現(xiàn)的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優(yōu)化設計，這些優(yōu)化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結(jié)果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間： 2013-06-22
上傳用戶：diamondsGQ
隨著圖像分辨率的越來越高，軟件實現(xiàn)的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發(fā)展使得硬件實現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現(xiàn)了一個研究圖像處理算法的可重復配置的硬件模塊架構(gòu)，架構(gòu)包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現(xiàn)，根據(jù)不同的圖像處理算法可以獨立實現(xiàn)。架構(gòu)為計算模塊實現(xiàn)了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進行調(diào)試和運行。 在硬件架構(gòu)的基礎上本文實現(xiàn)了排序濾波，中值濾波，卷積運算及高斯濾波，形態(tài)學算子運算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實現(xiàn)圖像處理在時間上比軟件處理有了很大的提高；通過結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達到了軟件處理幾乎同等的效果水平。最后本文在實現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現(xiàn)FPGA為核心處理芯片的實時圖像處理系統(tǒng)有著積極的作用。
上傳時間： 2013-07-29
上傳用戶：愛順不順
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中，引入了四種架構(gòu)，其布線通道寬度分布函數(shù)分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼，使平臺適用于具有嵌入硬核的FPGA架構(gòu)，利用MCNC基準電路來測試這四種架構(gòu)的性能。實驗結(jié)果表明：在以網(wǎng)線平均長度作為指標的測試中，通道寬度均勻分布的架構(gòu)具有更短的布線長度、更優(yōu)的性能。
上傳時間： 2013-06-01
上傳用戶：JGR2013
近年來，隨著多媒體技術的迅猛發(fā)展，電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多，而數(shù)字音頻技術則是應用最為廣泛的技術之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數(shù)字音頻的解決方案，在便攜式多媒體產(chǎn)品中得到了廣泛流行。 在已有的便攜式MP3系統(tǒng)實現(xiàn)方案中，低速處理器與專用硬件結(jié)合的SOC設計方案結(jié)合了硬件實現(xiàn)方式和軟件實現(xiàn)方式的優(yōu)點，具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調(diào)用頻率高的運算步驟，因此適于硬件實現(xiàn)，以降低處理器的開銷和功耗，來提高整個系統(tǒng)的性能。 本文首先闡述了MP3音頻編解碼標準和流程，以及IMDCT常用的各種實現(xiàn)算法。在此基礎上選擇了適于硬件實現(xiàn)的遞歸循環(huán)實現(xiàn)方法，并在已有算法的基礎上進行了改進，減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設計方案，結(jié)合算法進行了實現(xiàn)結(jié)構(gòu)的優(yōu)化，并在EDA環(huán)境下具體實現(xiàn)，用硬件描述語言設計、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實現(xiàn)了IMDCT，經(jīng)驗證功能正確。
上傳時間： 2013-05-31
上傳用戶：Minly
