Visual.C#.NET.網絡核心編程
上傳時間： 2013-04-15
上傳用戶：eeworm
《海上畫夢錄—一位外國畫家筆下的舊上海》[奧地利.希夫畫×卡明斯基文×錢定平譯][遼寧教育版.1998][PDF]
上傳時間： 2013-07-16
上傳用戶：eeworm
精通Verilog HDL：IC設計核心技術實例詳解
上傳時間： 2013-07-24
上傳用戶：eeworm
專輯類-網絡及電腦相關專輯-114冊-4.31G Visual.C#.NET.網絡核心編程-384頁-19.5M.pdf
上傳時間： 2013-04-24
上傳用戶：Thuan
在論文中系統的講述了電腦平縫機電氣系統實現的方法和過程。該種電腦工業平縫機能夠自動完成停針、撥線、剪線、倒、順縫等工序，根據不同的工藝要求，可以進行選擇性的設定，取代了原先由手工進行的輔助工序，代表當今最高技術水平和今后一段時間產品生產方向。 文章首先簡單介紹了電腦平縫機的功能特性等相關知識，然后依次介紹了各個模塊的設計方法。在此過程中，整片文章比較詳細的講述了整個系統的軟件設計情況，包括系統功能的設計到軟件的實現方法。此外，根據實際設計情況，在控制器的設計章節中比較了兩種不同策略下的電氣系統的結構和使用情況。指出設計的難點以及解決方法。 此外，文章還探討了一般永磁同步電機的設計方法。即先從傳統的磁路計算入手，得出電機初步結構，再利用有限元分析軟件，對電機進行二維磁場有限元數值分析，最后據計算出的電機性能參數對電機結構作進一步改善。并且，在設計過程中考察相關參數和參數比變化對電機性能的影響。在此基礎上，結合電腦平縫機所用電機設計，探討了電機轉矩波動的原因和減小波動的方法。
上傳時間： 2013-05-19
上傳用戶：Alick
隨著現代化工業生產的不斷發展，更高的調速精度、更大的調速范圍和更快的響應速度成為永磁同步電機調速系統的迫切要求，數字化控制系統正代表著這一發展方向。高性能數字信號處理器(控制器)的出現、電機控制理論以及電力電子器件的發展都為數字化控制的實現創造了條件。本文采用Microchip公司專用于電機控制的dsPIC30F3011型數字信號控制器(DSC)為核心，開發了用于電梯門機控制的數字化永磁同步電機矢量控制系統，并在硬件實驗平臺上獲得了驗證。 本文首先在永磁同步電機數學模型的分析基礎上，深入的研究了永磁同步電機的矢量控制的原理和常用控制策略。接著，經過比較各種矢量控制策略的優缺點，確定了i<,d>=0的控制策略和空間矢量脈寬調制(SVPWM)的電壓調制方法。文中對空間矢量脈寬調制(SVPWM)的原理及實現方法進行了詳細的闡述，并在此基礎上提出利用查表實現SVPWM控制的算法。然后，論文詳細論述了控制電路各部分及外圍輔助電路的設計和調試。軟件開發均在Microchip的MPLAB IDE集成開發環境下完成，軟件采用C語言編寫，實現了帶位置傳感器的速度閉環和位置閉環矢量控制，并給出了系統主程序及定時中斷服務程序的流程圖。永磁同步電機矢量控制的主要控制策略如轉子初始位置檢測、速度采樣計算及PI調節、SVPWM查表實現方法等都在定時中斷服務程序中完成。最后在硬件平臺上，對軟件進行系統調試，試驗表明本矢量控制系統能夠有效滿足電梯門機的控制需求，從而證明了系統設計的可行性。 在論文的最后，對全文的工作做了總結，并提出了系統需要進一步完善的地方。
上傳時間： 2013-06-27
上傳用戶：HGH77P99
60年代初，國際上首次將B超診斷儀應用于臨床診斷，40多年來B超診斷儀的發展極為迅速。隨著數字信號處理及計算機技術的發展，目前國際上先進水平的超聲診斷設備幾乎每一個環節都包含著數字信號處理的內容，研制全數字化的超聲診斷設備已成為發展趨勢。 @@ 基于FPGA及嵌入式操作系統的全數字超聲診斷系統具有技術含量高、便攜的特點，可用數字硬件電路來實現數據量極其龐大的超聲信息的實時處理。 @@ 本文從超聲診斷原理入手，在對超聲診斷系統中的幾個關鍵技術進行分析的基礎上，重點研究開發超聲診斷系統中數字信號處理部分的兩個核心算法。以FPGA芯片為載體，在Quartus Ⅱ平臺中采用Verilog HDL語言進行編程并仿真驗證，分別實現了數字FIR濾波器及CORDIC坐標變換兩個模塊的功能。另外，采用Verilog HDL語言對應用于圖像顯示模塊的SPI接口進行了編程設計，編譯下載至FPGA中，最終實現了與ARM A8的OMPG3530板之間高速串行數據的傳輸。 @@ 采用在單片FPGA芯片內實現數字式超聲診斷部分核心算法并與高性能ARMA8處理器相配合的數字信號處理解決方案，具有高速度、高精度、高集成度、便攜的特點，為全數字化便攜超聲診斷設備的研制打下了基礎。 @@關鍵詞：超聲診斷系統；FPGA；數字FIR濾波器；CORDIC算法；SPI總線
上傳時間： 2013-07-07
上傳用戶：hxy200501
3D加速引擎是3D圖形加速系統的重要組成部分，以往在軟件平臺上對3D引擎的研究，實現了復雜的渲染模型和渲染算法，但這些復雜算法與模型在FPGA上綜合實現具有一定難度，針對FPGA的3D加速引擎設計及其平臺實現需要進一步研究。 本文在研究3D加速引擎結構的基礎上，實現了基于FPGA的圖像處理平臺，使用模塊化的思想，利用IP核技術分析設計實現了3D加速管道及其他模塊，并進行了仿真、驗證、實現。 圖像處理平臺選用Virtex-Ⅳ FPGA為核心器件，并搭載了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他組件。 為滿足3D加速引擎的實現與驗證，設計搭建的圖像處理平臺還實現了DDR-SDRAM控制器模塊、VGA輸出模塊、總線控制器模塊、命令解釋模塊、指令寄存器模塊及控制寄存器模塊。 3D加速引擎設計包含3D加速渲染管道、視角變換管道、基元讀取、頂點FIFO、基元FIFO、寫內存等模塊。針對FPGA的特性，簡化、設計、實現了光照管道、紋理管道、著色管道和Alpha融合管道。 最后使用Modelsim進行了仿真測試和圖像處理平臺上的驗證，其結果表明3D加速引擎設計的大部分功能得到實現，結果令人滿意。
上傳時間： 2013-07-30
上傳用戶：lepoke
隨著計算機和自動化測量技術的日益發展，測量儀器和計算機的關系日益密切。計算機的很多成果很快就應用到測量和儀器領域，與計算機相結合已經成為測量儀器和自動測試系統發展的必然趨勢。高度集成的現場可編程門陣列（FPGA）是超大規模集成電路和計算機輔助設計技術發展的結果，由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發平臺，用編寫軟件的方法來實現專門硬件的功能等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性。 本文研究基于網絡的高速數據采集系統的設計與實現問題。論文完成了以FPGA結構為系統硬件平臺，uClinux為核心的系統的軟件平臺設計，進行信號的采集和遠程網絡監測的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進行數據采集的硬件系統設計方法，以及基于uClinux操作系統的設備驅動程序設計和應用程序設計。 硬件方面，FPGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設計軟件中實現FPGA編程。將微處理器MicroBlaze、數據存儲器、程序存儲器、以太網控制器、數模轉換控制器等數字邏輯電路通過CoreConnect技術用OPB總線集成在同一個FPGA內部，形成一個可編程的片上系統（SOPC）。采用基于FPGA的SOPC設計的突出優點是不必更換芯片就可以實現設計的改進和升級，同時也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統功能，移植了uClinux到MicroBlaze軟處理器上，設計實現了平臺上的ADC設備驅動程序和數據采集應用程序。并通過修訂內核，實現了利用以太網TCP/IP協議來訪問數據采集程序獲得的數據。
上傳時間： 2013-05-23
上傳用戶：晴天666
LED顯示屏是LED點陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來，以其亮度高、視角廣、壽命長、性價比高的特點，在交通、廣告、新聞發布、體育比賽、電子景觀等領域得到了廣泛應用。 LED顯示屏控制器作為控制LED屏顯示圖像、數據的關鍵，是整個LED視頻顯示系統的核心。本文研究的是對全彩色同步LED屏的控制，控制LED屏同步顯示在上位機顯示系統中某固定位置處的圖像。根據已有的LED顯示屏及其驅動器的特點，提出了一種可行的方案并進行了設計。系統主要分為兩個部分：視頻信號的獲取，視頻信號的處理。 經過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數字信息，這些信息包括紅、綠、藍三基色的數據以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。 信號處理模塊在接收視頻信號源后，對數據進行處理，最后輸出數據給驅動電路。在信號處理模塊中，采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點，所以特別適合于本設計。利用FPGA的可編程性，在FPGA內部劃分了各個小模塊，各小模塊中通過少量的信號進行聯系，這樣就將比較大的系統轉化成許多小的系統，使得設計更加簡單，容易驗證。本文分析了驅動電路所需要的數據的特點，全彩色灰度級的實現方式，決定把系統劃分為視頻源截取、RGB格式轉化、位平面分離、讀SRAM地址發生器、寫SRAM地址發生器、讀寫SRAM選擇控制器、灰度實現等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對系統進行了聯合調試。改進了時序、優化了布局布線，使得系統性能得到了良好的改善。 在分析了所需要的資源的基礎上，課題決定采用Altera的Cyclone EP1C12 FPGA設計視頻信號處理模塊，在Quartus II和modelsim平臺下，用Verilog HDL語言開發。
上傳時間： 2013-05-19
上傳用戶：玉簫飛燕
