Visual.C#.NET.網(wǎng)絡(luò)核心編程
標(biāo)簽： Visual NET 網(wǎng)絡(luò)核心 編程
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
《海上畫夢(mèng)錄—一位外國(guó)畫家筆下的舊上海》[奧地利.希夫畫×卡明斯基文×錢定平譯][遼寧教育版.1998][PDF]
上傳時(shí)間： 2013-07-16
上傳用戶：eeworm
精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解
標(biāo)簽： Verilog HDL IC設(shè)計(jì) 核心技術(shù)
上傳時(shí)間： 2013-07-24
上傳用戶：eeworm
專輯類-網(wǎng)絡(luò)及電腦相關(guān)專輯-114冊(cè)-4.31G Visual.C#.NET.網(wǎng)絡(luò)核心編程-384頁-19.5M.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：Thuan
在論文中系統(tǒng)的講述了電腦平縫機(jī)電氣系統(tǒng)實(shí)現(xiàn)的方法和過程。該種電腦工業(yè)平縫機(jī)能夠自動(dòng)完成停針、撥線、剪線、倒、順縫等工序，根據(jù)不同的工藝要求，可以進(jìn)行選擇性的設(shè)定，取代了原先由手工進(jìn)行的輔助工序，代表當(dāng)今最高技術(shù)水平和今后一段時(shí)間產(chǎn)品生產(chǎn)方向。 文章首先簡(jiǎn)單介紹了電腦平縫機(jī)的功能特性等相關(guān)知識(shí)，然后依次介紹了各個(gè)模塊的設(shè)計(jì)方法。在此過程中，整片文章比較詳細(xì)的講述了整個(gè)系統(tǒng)的軟件設(shè)計(jì)情況，包括系統(tǒng)功能的設(shè)計(jì)到軟件的實(shí)現(xiàn)方法。此外，根據(jù)實(shí)際設(shè)計(jì)情況，在控制器的設(shè)計(jì)章節(jié)中比較了兩種不同策略下的電氣系統(tǒng)的結(jié)構(gòu)和使用情況。指出設(shè)計(jì)的難點(diǎn)以及解決方法。 此外，文章還探討了一般永磁同步電機(jī)的設(shè)計(jì)方法。即先從傳統(tǒng)的磁路計(jì)算入手，得出電機(jī)初步結(jié)構(gòu)，再利用有限元分析軟件，對(duì)電機(jī)進(jìn)行二維磁場(chǎng)有限元數(shù)值分析，最后據(jù)計(jì)算出的電機(jī)性能參數(shù)對(duì)電機(jī)結(jié)構(gòu)作進(jìn)一步改善。并且，在設(shè)計(jì)過程中考察相關(guān)參數(shù)和參數(shù)比變化對(duì)電機(jī)性能的影響。在此基礎(chǔ)上，結(jié)合電腦平縫機(jī)所用電機(jī)設(shè)計(jì)，探討了電機(jī)轉(zhuǎn)矩波動(dòng)的原因和減小波動(dòng)的方法。
上傳時(shí)間： 2013-05-19
上傳用戶：Alick
隨著現(xiàn)代化工業(yè)生產(chǎn)的不斷發(fā)展，更高的調(diào)速精度、更大的調(diào)速范圍和更快的響應(yīng)速度成為永磁同步電機(jī)調(diào)速系統(tǒng)的迫切要求，數(shù)字化控制系統(tǒng)正代表著這一發(fā)展方向。高性能數(shù)字信號(hào)處理器(控制器)的出現(xiàn)、電機(jī)控制理論以及電力電子器件的發(fā)展都為數(shù)字化控制的實(shí)現(xiàn)創(chuàng)造了條件。本文采用Microchip公司專用于電機(jī)控制的dsPIC30F3011型數(shù)字信號(hào)控制器(DSC)為核心，開發(fā)了用于電梯門機(jī)控制的數(shù)字化永磁同步電機(jī)矢量控制系統(tǒng)，并在硬件實(shí)驗(yàn)平臺(tái)上獲得了驗(yàn)證。 本文首先在永磁同步電機(jī)數(shù)學(xué)模型的分析基礎(chǔ)上，深入的研究了永磁同步電機(jī)的矢量控制的原理和常用控制策略。接著，經(jīng)過比較各種矢量控制策略的優(yōu)缺點(diǎn)，確定了i<,d>=0的控制策略和空間矢量脈寬調(diào)制(SVPWM)的電壓調(diào)制方法。文中對(duì)空間矢量脈寬調(diào)制(SVPWM)的原理及實(shí)現(xiàn)方法進(jìn)行了詳細(xì)的闡述，并在此基礎(chǔ)上提出利用查表實(shí)現(xiàn)SVPWM控制的算法。然后，論文詳細(xì)論述了控制電路各部分及外圍輔助電路的設(shè)計(jì)和調(diào)試。軟件開發(fā)均在Microchip的MPLAB IDE集成開發(fā)環(huán)境下完成，軟件采用C語言編寫，實(shí)現(xiàn)了帶位置傳感器的速度閉環(huán)和位置閉環(huán)矢量控制，并給出了系統(tǒng)主程序及定時(shí)中斷服務(wù)程序的流程圖。永磁同步電機(jī)矢量控制的主要控制策略如轉(zhuǎn)子初始位置檢測(cè)、速度采樣計(jì)算及PI調(diào)節(jié)、SVPWM查表實(shí)現(xiàn)方法等都在定時(shí)中斷服務(wù)程序中完成。最后在硬件平臺(tái)上，對(duì)軟件進(jìn)行系統(tǒng)調(diào)試，試驗(yàn)表明本矢量控制系統(tǒng)能夠有效滿足電梯門機(jī)的控制需求，從而證明了系統(tǒng)設(shè)計(jì)的可行性。 在論文的最后，對(duì)全文的工作做了總結(jié)，并提出了系統(tǒng)需要進(jìn)一步完善的地方。
標(biāo)簽： dsPIC 永磁同步電機(jī) 矢量控制系統(tǒng)
上傳時(shí)間： 2013-06-27
上傳用戶：HGH77P99
60年代初，國(guó)際上首次將B超診斷儀應(yīng)用于臨床診斷，40多年來B超診斷儀的發(fā)展極為迅速。隨著數(shù)字信號(hào)處理及計(jì)算機(jī)技術(shù)的發(fā)展，目前國(guó)際上先進(jìn)水平的超聲診斷設(shè)備幾乎每一個(gè)環(huán)節(jié)都包含著數(shù)字信號(hào)處理的內(nèi)容，研制全數(shù)字化的超聲診斷設(shè)備已成為發(fā)展趨勢(shì)。 @@ 基于FPGA及嵌入式操作系統(tǒng)的全數(shù)字超聲診斷系統(tǒng)具有技術(shù)含量高、便攜的特點(diǎn)，可用數(shù)字硬件電路來實(shí)現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實(shí)時(shí)處理。 @@ 本文從超聲診斷原理入手，在對(duì)超聲診斷系統(tǒng)中的幾個(gè)關(guān)鍵技術(shù)進(jìn)行分析的基礎(chǔ)上，重點(diǎn)研究開發(fā)超聲診斷系統(tǒng)中數(shù)字信號(hào)處理部分的兩個(gè)核心算法。以FPGA芯片為載體，在Quartus Ⅱ平臺(tái)中采用Verilog HDL語言進(jìn)行編程并仿真驗(yàn)證，分別實(shí)現(xiàn)了數(shù)字FIR濾波器及CORDIC坐標(biāo)變換兩個(gè)模塊的功能。另外，采用Verilog HDL語言對(duì)應(yīng)用于圖像顯示模塊的SPI接口進(jìn)行了編程設(shè)計(jì)，編譯下載至FPGA中，最終實(shí)現(xiàn)了與ARM A8的OMPG3530板之間高速串行數(shù)據(jù)的傳輸。 @@ 采用在單片F(xiàn)PGA芯片內(nèi)實(shí)現(xiàn)數(shù)字式超聲診斷部分核心算法并與高性能ARMA8處理器相配合的數(shù)字信號(hào)處理解決方案，具有高速度、高精度、高集成度、便攜的特點(diǎn)，為全數(shù)字化便攜超聲診斷設(shè)備的研制打下了基礎(chǔ)。 @@關(guān)鍵詞：超聲診斷系統(tǒng)；FPGA；數(shù)字FIR濾波器；CORDIC算法；SPI總線
標(biāo)簽： FPGA 全數(shù)字 超聲診斷系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：hxy200501
3D加速引擎是3D圖形加速系統(tǒng)的重要組成部分，以往在軟件平臺(tái)上對(duì)3D引擎的研究，實(shí)現(xiàn)了復(fù)雜的渲染模型和渲染算法，但這些復(fù)雜算法與模型在FPGA上綜合實(shí)現(xiàn)具有一定難度，針對(duì)FPGA的3D加速引擎設(shè)計(jì)及其平臺(tái)實(shí)現(xiàn)需要進(jìn)一步研究。 本文在研究3D加速引擎結(jié)構(gòu)的基礎(chǔ)上，實(shí)現(xiàn)了基于FPGA的圖像處理平臺(tái)，使用模塊化的思想，利用IP核技術(shù)分析設(shè)計(jì)實(shí)現(xiàn)了3D加速管道及其他模塊，并進(jìn)行了仿真、驗(yàn)證、實(shí)現(xiàn)。 圖像處理平臺(tái)選用Virtex-Ⅳ FPGA為核心器件，并搭載了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他組件。 為滿足3D加速引擎的實(shí)現(xiàn)與驗(yàn)證，設(shè)計(jì)搭建的圖像處理平臺(tái)還實(shí)現(xiàn)了DDR-SDRAM控制器模塊、VGA輸出模塊、總線控制器模塊、命令解釋模塊、指令寄存器模塊及控制寄存器模塊。 3D加速引擎設(shè)計(jì)包含3D加速渲染管道、視角變換管道、基元讀取、頂點(diǎn)FIFO、基元FIFO、寫內(nèi)存等模塊。針對(duì)FPGA的特性，簡(jiǎn)化、設(shè)計(jì)、實(shí)現(xiàn)了光照管道、紋理管道、著色管道和Alpha融合管道。 最后使用Modelsim進(jìn)行了仿真測(cè)試和圖像處理平臺(tái)上的驗(yàn)證，其結(jié)果表明3D加速引擎設(shè)計(jì)的大部分功能得到實(shí)現(xiàn)，結(jié)果令人滿意。
上傳時(shí)間： 2013-07-30
上傳用戶：lepoke
隨著計(jì)算機(jī)和自動(dòng)化測(cè)量技術(shù)的日益發(fā)展，測(cè)量?jī)x器和計(jì)算機(jī)的關(guān)系日益密切。計(jì)算機(jī)的很多成果很快就應(yīng)用到測(cè)量和儀器領(lǐng)域，與計(jì)算機(jī)相結(jié)合已經(jīng)成為測(cè)量?jī)x器和自動(dòng)測(cè)試系統(tǒng)發(fā)展的必然趨勢(shì)。高度集成的現(xiàn)場(chǎng)可編程門陣列（FPGA）是超大規(guī)模集成電路和計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)發(fā)展的結(jié)果，由于FPGA器件具備集成度高、體積小、可以利用基于計(jì)算機(jī)的開發(fā)平臺(tái)，用編寫軟件的方法來實(shí)現(xiàn)專門硬件的功能等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性。 本文研究基于網(wǎng)絡(luò)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)問題。論文完成了以FPGA結(jié)構(gòu)為系統(tǒng)硬件平臺(tái)，uClinux為核心的系統(tǒng)的軟件平臺(tái)設(shè)計(jì)，進(jìn)行信號(hào)的采集和遠(yuǎn)程網(wǎng)絡(luò)監(jiān)測(cè)的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進(jìn)行數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計(jì)方法，以及基于uClinux操作系統(tǒng)的設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用程序設(shè)計(jì)。 硬件方面，F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設(shè)計(jì)軟件中實(shí)現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器、以太網(wǎng)控制器、數(shù)模轉(zhuǎn)換控制器等數(shù)字邏輯電路通過CoreConnect技術(shù)用OPB總線集成在同一個(gè)FPGA內(nèi)部，形成一個(gè)可編程的片上系統(tǒng)（SOPC）。采用基于FPGA的SOPC設(shè)計(jì)的突出優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級(jí)，同時(shí)也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，移植了uClinux到MicroBlaze軟處理器上，設(shè)計(jì)實(shí)現(xiàn)了平臺(tái)上的ADC設(shè)備驅(qū)動(dòng)程序和數(shù)據(jù)采集應(yīng)用程序。并通過修訂內(nèi)核，實(shí)現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標(biāo)簽： FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-05-23
上傳用戶：晴天666
LED顯示屏是LED點(diǎn)陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來，以其亮度高、視角廣、壽命長(zhǎng)、性價(jià)比高的特點(diǎn)，在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領(lǐng)域得到了廣泛應(yīng)用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關(guān)鍵，是整個(gè)LED視頻顯示系統(tǒng)的核心。本文研究的是對(duì)全彩色同步LED屏的控制，控制LED屏同步顯示在上位機(jī)顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅(qū)動(dòng)器的特點(diǎn)，提出了一種可行的方案并進(jìn)行了設(shè)計(jì)。系統(tǒng)主要分為兩個(gè)部分：視頻信號(hào)的獲取，視頻信號(hào)的處理。 經(jīng)過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經(jīng)過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數(shù)字信息，這些信息包括紅、綠、藍(lán)三基色的數(shù)據(jù)以及行同步、場(chǎng)同步、使能等控制信號(hào)。這些信號(hào)將在視頻信號(hào)處理模塊中被使用。 信號(hào)處理模塊在接收視頻信號(hào)源后，對(duì)數(shù)據(jù)進(jìn)行處理，最后輸出數(shù)據(jù)給驅(qū)動(dòng)電路。在信號(hào)處理模塊中，采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點(diǎn)，所以特別適合于本設(shè)計(jì)。利用FPGA的可編程性，在FPGA內(nèi)部劃分了各個(gè)小模塊，各小模塊中通過少量的信號(hào)進(jìn)行聯(lián)系，這樣就將比較大的系統(tǒng)轉(zhuǎn)化成許多小的系統(tǒng)，使得設(shè)計(jì)更加簡(jiǎn)單，容易驗(yàn)證。本文分析了驅(qū)動(dòng)電路所需要的數(shù)據(jù)的特點(diǎn)，全彩色灰度級(jí)的實(shí)現(xiàn)方式，決定把系統(tǒng)劃分為視頻源截取、RGB格式轉(zhuǎn)化、位平面分離、讀SRAM地址發(fā)生器、寫SRAM地址發(fā)生器、讀寫SRAM選擇控制器、灰度實(shí)現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對(duì)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試。改進(jìn)了時(shí)序、優(yōu)化了布局布線，使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎(chǔ)上，課題決定采用Altera的Cyclone EP1C12 FPGA設(shè)計(jì)視頻信號(hào)處理模塊，在Quartus II和modelsim平臺(tái)下，用Verilog HDL語言開發(fā)。
上傳時(shí)間： 2013-05-19
上傳用戶：玉簫飛燕
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
