近年來，以FPGA為代表的數字系統現場集成技術取得了快速的發展，FPGA不但解決了信號處理系統小型化、低功耗、高可靠性等問題，而且基于大規模FPGA單片系統的片上可編程系統(SOPC)的靈活設計方式使其越來越多的取代ASIC的市場。傳統的通用信號處理系統使用DSP作為處理核心，系統的可重構型不強，FPGA解決了這一問題，并且現有的FPGA中，多數已集成DSP模塊，結合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此，FPGA作為處理核心的通用信號處理系統具有很強的可實施性。 @@ 基于上述要求，作者設計和完成了一個基于多FPGA的通用實時信號處理系統。該系統采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲實時數據。作者通過全面的分析，設計了核心板、底板和應用板分離系統架構。該平臺能夠根據實際需求進行靈活的搭配，核心板之間的數據傳輸采用了LVDS(低電壓差分信號)技術，從而使得數據能夠穩定的以非常高的速率進行傳輸。 @@ 本系統屬于高速數字電路的設計范疇，因此必須重視信號完整性的設計與分析問題，作者根據高速電路的設計慣例和軟件輔助設計的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎上，順利地完成了PCB繪制與調試工作。 @@ 作為系統設計的重要環節，作者還在文中研究了在系統設計過程中出現的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數據通道接口和DDR2存儲器接口設計決定本系統的使用性能，本文基于所選的FPGA芯片進行了詳細的闡述和驗證。并結合系統的核心板和底板，完成了應用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設計工作，對其中的部分接口進行了邏輯驗證。 @@ 經過測試，該通用的信號處理平臺具有實時性好、通用性強、可擴展和可重構等特點，能夠滿足當前一些信號處理系統對高速、實時處理的要求，可以廣泛應用于實時信號處理領域。通過本平臺的研究和開發工作，為進一步研究和設計通用、實時信號處理系統打下了堅實的基礎。 @@關鍵詞：通用實時信號處理；FPGA；信號完整性；DDR2；LVDS
上傳時間： 2013-05-27
上傳用戶：qiaoyue
便攜式B型超聲診斷儀具有無創傷、簡便易行、相對價廉等優勢，在臨床中越來越得到廣泛的應用。它將超聲波技術、微電子技術、計算機技術、機械設計與制造及生物醫學工程等技術融合在一起。開展該課題的研究對提高臨床診斷能力和促進我國醫療事業的發展具有重要的意義。 便攜式B型超聲診斷儀由人機交互系統、探頭、成像系統、顯示系統構成。其基本工作過程是：首先人機交互系統接收到用戶通過鍵盤或鼠標發出的命令，然后成像系統根據命令控制探頭發射超聲波，并對回波信號處理、合成圖像，最后通過顯示系統完成圖像的顯示。 成像系統作為便攜式B型超聲診斷儀的核心對圖像質量有決定性影響，但以前研制的便攜式B型超聲診斷儀的成像系統在三個方面存在不足：第一、采用的是單片機控制步進電機，控制精度不高，導致成像系統采樣不精確；第二、采用的數字掃描變換算法太粗糙，影響超聲圖像的分辨率；第三、它的CPU多采用的是51系列單片機，測量速度太慢，同時也不便于系統升級和擴展。 針對以上不足，提出了基于FPGA的B型超聲成像系統解決方案，采用Altera公司的EP2C5Q208C8芯片實現了步進電機步距角的細分，使電機旋轉更勻速，提高了采樣精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA內實現數字掃描變換，提高了圖像分辨率；人機交互系統采用S3C2410-AL作為CPU，改善了測量速度和系統的擴展性。 通過對系統硬件電路的設計、制作，軟件的編寫、調試，結果表明，本文所設計的便攜式B型超聲成像系統圖像分辨率高、測量速度快、體積小、操作方便。本文所設計的便攜式B型超聲診斷儀可在野外作業和搶險（諸如地震、抗洪）中發揮作用，同時也可在鄉村診所中完成對相關疾病的診斷工作。
上傳時間： 2013-05-18
上傳用戶：helmos
數據采集是信號與信息系統中一個重要的組成部分，也是數字信號處理的關鍵環節。本論文主要介紹一種基于FPGA的數據采集系統，提出一種由高速A/D轉換芯片、高性能FPGA和PCI總線接口組成的數據采集系統方案及其的硬件電路實現方法。該系統利用AD器件對信號進行放大、差分轉換和模數轉換，利用FPGA設計內部模塊和時鐘信號來進行電路控制及實現數據緩存、數據傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數據傳送到PC主機。FPGA作為采集系統的核心部件，完成了內部數字電路設計，使系統具有很高的可適應性、可擴展性和可調試性。 本論文從研究數據采集的理論出發，重點研究了A/D模數轉換、FPGA芯片設計及PCI總結接口設計，完成了系統的各級電路硬件設計，并通過系統仿真驗證了系統的可行性。
上傳時間： 2013-04-24
上傳用戶：小楊高1
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續訪問公共緩存技術，合理規劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
隨著以計算機技術為核心的信息技術的迅速發展以及信息的爆炸式增長，人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對顯示器件的要求也越來越高。在這些因素的驅動下，顯示技術也取得了飛速的發展。使用FPGA/CPLD設計的液晶控制器具有很高的靈活性，可以根據不同的液晶類型、尺寸、使用場合，特別是不同的工業產品，做一些特殊的設計，以最小的代價滿足系統的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點。 本文設計了一個采用FPGA設計的液晶顯示控制器，主要解決以下內容：采用Cyclone芯片設計的液晶控制器；采用硬件描述語言進行的液晶顯示控制器設計，重點介紹了如何通過特殊設計控制器與CPU協調的工作，驅動系統所需時序信號的產生，STN液晶彩色屏灰度顯示的時間抖動算法和幀率控制原理及實現，顯示數據的緩沖、轉化方法，使用FPGA設計的用于本系統的特殊SDRAM控制器，以及液晶控制器通過該SDRAM控制器進行顯示緩沖器的管理，還有很重要的一點是各個模塊之間的同步處理。這款液晶控制器在實際中的使用效果證明了本課題介紹的液晶控制器方案是一個非?？尚械?，具有廣泛的通用性。 關鍵詞：液晶控制器、SDRAM控制器、時序信號發生器、灰度顯示、時間抖動算法
上傳時間： 2013-04-24
上傳用戶：ryanxue
LED顯示屏是LED點陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來，以其亮度高、視角廣、壽命長、性價比高的特點，在交通、廣告、新聞發布、體育比賽、電子景觀等領域得到了廣泛應用。 LED顯示屏控制器作為控制LED屏顯示圖像、數據的關鍵，是整個LED視頻顯示系統的核心。本文研究的是對全彩色同步LED屏的控制，控制LED屏同步顯示在上位機顯示系統中某固定位置處的圖像。根據已有的LED顯示屏及其驅動器的特點，提出了一種可行的方案并進行了設計。系統主要分為兩個部分：視頻信號的獲取，視頻信號的處理。 經過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數字信息，這些信息包括紅、綠、藍三基色的數據以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。 信號處理模塊在接收視頻信號源后，對數據進行處理，最后輸出數據給驅動電路。在信號處理模塊中，采用了可編程邏輯器件FPGA來完成?？删幊踢壿嬈骷哂懈呒啥取⒏咚俣?、高可靠性、在線可編程（ISP）等特點，所以特別適合于本設計。利用FPGA的可編程性，在FPGA內部劃分了各個小模塊，各小模塊中通過少量的信號進行聯系，這樣就將比較大的系統轉化成許多小的系統，使得設計更加簡單，容易驗證。本文分析了驅動電路所需要的數據的特點，全彩色灰度級的實現方式，決定把系統劃分為視頻源截取、RGB格式轉化、位平面分離、讀SRAM地址發生器、寫SRAM地址發生器、讀寫SRAM選擇控制器、灰度實現等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對系統進行了聯合調試。改進了時序、優化了布局布線，使得系統性能得到了良好的改善。 在分析了所需要的資源的基礎上，課題決定采用Altera的Cyclone EP1C12 FPGA設計視頻信號處理模塊，在Quartus II和modelsim平臺下，用Verilog HDL語言開發。
上傳時間： 2013-05-19
上傳用戶：玉簫飛燕
Scaler是平板顯示器件(FPD，Flat Panel Display)中的重要組成部分，它將輸入源圖像信號轉換成與顯示屏固定分辨率一致的信號，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎上，采用自上而下(Top-down)的設計方法，給出了scaler的設計及FPGA驗證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調，也可以以IP core的形式應用于相關圖像處理芯片中。 圖像縮放內核是scaler的核心部分，它是scaler中的主要運算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結構設計決定著縮放性能的優劣，也是控制芯片成本的關鍵。因此，本文從縮放內核的結構入手，對scaler的總體結構進行了設計；通過對圖像縮放中常用算法的深入研究提出了一種新的優化算法——矩形窗縮放算法，并對其計算進行分析和簡化，降低了計算的復雜度。FPGA設計中，采用列縮放與行縮放分開處理的結構，使用雙口RAM作為兩次縮放間的數據緩沖區。使用這種結構的優勢在于：行列縮放可以同時進行，數據處理的可靠性高、速度快：內核結構簡單明了,數據緩沖區大小合適，便于設計。此外，本文還介紹了其他輔助模塊的設計，包括DVI接口信號處理模塊、縮放參數計算與控制模塊以及輸出信號檢測與時序濾波模塊。 本設計使用Verilog HDL對各模塊進行了RTL級描述，并使用Quartus II7.2進行了邏輯仿真，最后使用Altera公司的FPGA芯片來進行驗證。通過邏輯驗證和系統仿真，證明該scaler的設計達到了預期的目標。對于不同分辨率的圖像，均可以在顯示屏上得到穩定的顯示。
上傳時間： 2013-05-30
上傳用戶：xiaowei314
近紅外光譜法是血液成分無創檢測方法中的熱點，也是取得成果最多的方法之一。但是，個體差異和測量條件是影響近紅外光譜血液成分無創檢測的一個較突出的問題。而動態光譜法就是針對這個問題而提出的一種全新的近紅外無創血液成分濃度檢測方法。它從原理上消除了個體差異和測量條件等對光譜檢測的影響，為基于近紅外光譜法的血液成分無創檢測方法進入臨床應用去除了一個較為關鍵的障礙。因此，本文根據動態光譜檢測原理設計了基于FPGA的動態光譜數據采集系統。 在分析了動態光譜數據采集系統的性能要求后，采用DALSA的高性能線陣CCD IL-C6-2048C作為光電轉換器件；根據CCD輸出數據的高速度和信號微弱及含有噪聲等特點，選用了高速、高精度、并帶有相關雙采樣芯片的圖像處理芯片AD9826作為模數轉換器件；以FPGA及其內嵌的NIOSⅡ處理器作為核心控制器，并用LabVIEW對采集得到的數據進行顯示。 在FPGA中，利用Verilog HDL語言編寫了CCD和AD9826的控制時序；利用兩塊雙口RAM組成乒乓操作單元，實現高速數據的緩存，避免利用NiosⅡ處理器直接讀取時的頻繁中斷。將NIOSⅡ處理器系統嵌入到FPGA中，實現整個系統的管理。NiOSⅡ處理器利用中斷方式讀取緩存單元中的數據、經對數變換后傳遞給計算機。其中緩存數據的讀取及對數變換均采用自定義組件的方式將硬件單元添加到NIOSⅡ系統中，編程時直接調用。NIOSⅡ系統通過串口將處理后的數據傳遞給LabVIEW， LabVIEW對數據簡單處理后顯示，以實時觀察采樣數據是否正確。 最后對系統進行了實驗測試，實驗結果表明，系統能夠很好的采集并顯示數據，能夠初步完成光信號的檢測。
上傳時間： 2013-04-24
上傳用戶：luyanping
數字高清電視是當前世界上最先進的圖像壓縮編碼技術和數字傳輸技術的結合，是高技術競爭的焦點之一。其中，信道處理系統及其相關芯片更是集中了數字信號處理、前向糾錯編解碼等數字電視傳輸的核心技術，成為設計和開發整個數字電視系統的關鍵技術之一。本文以衛星數字電視的信道處理系統為對象，結合國際通行的DVB-S/S2標準，研究了該系統在發射端的設計與實現所涉及到的一系列內容。 本文介紹了數字電視的發展概況和主要標準，特別是對我國衛星電視的發展進行了詳細的介紹。然后，本文DVB-S/S2信道處理系統的基本原理進行了介紹和分析，主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯編碼的基本原理，以及基帶信號處理的基本原理。在此基礎上對兩種系統的傳輸性能和DVB-S2的后向兼容系統分別進行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調制器的信道編碼和調制實現，按功能對DVB-S/S2信道編碼過程進行模塊分解，并針對每個模塊進行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現。DVB-S/S2調制器的核心是信道編碼和調制部分，利用FPGA在數字信號處理方面的優勢，本文重點對其中的幾個關鍵模塊，包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實現算法進行了比較詳細的分析，并通過HDL描述和時序仿真來驗證算法正確性。
上傳時間： 2013-07-10
上傳用戶：gmh1314
擴頻通信，即擴展頻譜通信技術(Spread Spectrum Communication)，它與光纖通信、衛星通信一同被譽為進入信息時代的三大高技術通信傳輸方式。 擴頻通信是將待傳送的信息數據用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調制，實現頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調及相關處理，恢復出原始信息數據。 擴頻通信系統與常規的通信系統相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。 現場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設計者開發出滿足多種標準的產品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設計(CAD)和規劃的電子設計活動產生了實在的設計實體論文對擴頻通信系統和FPGA設計方法進行了相關研究，并且用Altera公司的最新的FPGA開發平臺QuartusII實現了一個基帶擴頻通信系統的發送端部分，最后用軟件Protel99SE設計了相應的硬件電路。 該系統的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統的VHDL語言描述代碼，并對系統中每個模塊和整個系統進行相應的功能仿真和時序時延仿真；第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統硬件電路，并進行了相關測試，完成了預定的功能。
上傳時間： 2013-07-26
上傳用戶：15679277906
