<strike id="aae80"></strike>
針對ISD 語音芯片的特點， 設計一種由單片機控制， 能夠循環錄放的語音電路，可作為錄音機、復讀機、音頻記錄儀使用， 既節省存儲空間， 又降低成本， 具有較高的實用價值。
上傳時間： 2013-06-24
上傳用戶：yiwen213
本文首先從數控系統的組成與特點進行詳細分析，然后對運動控制卡在整個系統中承擔功能進行了分析。根據數字型號處理器件的快速運算能力和現場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進行總體設計的規劃。 本文重點詳細闡述了四軸運動控制卡硬件電路的設計。通過對現有部分PC總線的介紹與比較，設計選擇了PCI總線作為上位PC與運動控制卡的通信總線，并且選擇PCI9052芯片來設計PCI接口模塊；基于DSP器件的特點，設計選擇了TMS320LF2407芯片為核心，進行運算控制單元的設計，同時對其主要內部資源進行了分配。最后，根據硬件的原理圖，完成了具體電路板的制作。 對軟件設計，文章主要對插補算法在DSP上的實現作了一些探討。介紹了兩種加速模式：梯形加速模式和s曲線加速模式。就逐點比較法直線和圓弧插補算法以及數字積分插補原理也進行了分析。最終，提出總體程序流程控制、速度控制算法、插補算法等的程序設計框架，并進行了具體程序設計。
上傳時間： 2013-05-31
上傳用戶：kennyplds
現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展，數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域?？焖俑道锶~變換(FFT)作為數字信號處理的核心技術之一，是離散傅里葉變換的運算時間縮短了幾個數量級。FFT已經成為現代信號處理的重要理論之一。 該文的目的就是研究如何應用FPGA實現FFT算法，研制具有自己知識產權的FFT信號處理器具有重要的理論意義和實用意義。 設計采用基4算法設計了一個具有實用價值的FFT實時硬件處理器。其中使用了改進的CORDIC流水線結構設計了FFT的蝶型運算單元，將硬件不易于實現、運算緩慢的乘法單元轉換成硬件易于實現、運算快捷的加法單元。并根據基4算法的尋址特點設計了簡單快速的地址發生器。整體采用流水線的工作方式，并將雙端口RAM、只讀ROM全部內置在FPGA芯片內部，使整個系統的數據交換和處理速度得以提高。 整個設計利用ALTERA公司提供的QUARTUSⅡ4.0開發軟件，采用先進的層次化設計思想，使用一片FPGA芯片完成了整個FFT處理器的電路設計。整體設計經過時序仿真和硬件仿真，運行速度達到100MHz以上。
上傳時間： 2013-07-01
上傳用戶：FFAN
ARM微處理器的應用已經遍及工業控制、消費類電子產品、通信系統、網絡系統、無線系統等各類產品市場，占領了32位RISC微處理器75％以上的市場份額。 本文設計的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對Flash在線編程的技術，給以ARM為內核的應用板(數控系統硬件平臺)進行快速軟件升級。在分析相關技術的基礎上，給出了系統的總體設計方案，設計了系統的硬件和軟件。 首先詳細分析了JTAG技術、USB技術和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調試接口和編程接口。 其次，在分析編程器需求的基礎上，給出了系統的總體設計方案，選擇了主要的部件。系統硬件的核心部件采用了Philips LPC2144ARM芯片，擴展了JTAG接口、USB接口、Modem接口，同時又構造出了一個JTAG接口。該芯片具有SPI總線，采用與SPI兼容的外部Flash作為存儲器。編程器軟件在ADS集成開發環境下開發調試。 最后，對編程器技術實現上的不足作了分析和編程器設計的不完善之處作了總結，并對編程器的發展趨勢作了探討和展望。
上傳時間： 2013-06-16
上傳用戶：mylinden
Altera FPGA芯片的封裝尺寸選擇指南
上傳時間： 2013-06-04
上傳用戶：edisonfather
直接數字合成(DDS)技術采用全數字的合成方法，所產生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續、輸出相位噪聲低和可以產生任意波形等諸多優點。本文研究的是一種基于DDS/FPGA的多波形信號源系統，其中，DDS技術是其核心技術。DDS可以精確地控制合成信號的三個參量：幅度、相位以及頻率，因此利用DDS技術可以合成任意波形。但因其數字化合成的固有特點，使其輸出信號中存在大量雜散信號。雜散信號的主要來源是：相位截斷帶來的雜散信號；幅度量化帶來的雜散信號；DAC的非線性特性帶來的雜散信號。這些雜散信號嚴重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質的關鍵。 本文在研究各種抑制DDS雜散技術的基礎上，提出了中和加擾技術，這可以在很大程度上減小雜散對DDS輸出信號譜質的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強的數據處理能力十分適合應用于DDS多波形信號源的開發。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設計可以很方便地應用各種抑制雜散信號的方法來提高輸出信號的譜質。 結合高速DDS技術和FPGA兩者的優點，本文設計了一種基于DDS/FPGA的多波形信號源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設計的信號源可以適應多種不同的工作環境，給工作帶了方便。
上傳時間： 2013-07-27
上傳用戶：sc965382896
以混合信號單片機C8051F020 及DDS 芯片AD9834 為核心，采用直接數字合成（DDS）技術完成多功能高頻正弦信號發生器的設計。該正弦信號發生器可輸出可調頻穩定正弦信號，頻率最高可達
上傳時間： 2013-04-24
上傳用戶：pinksun9
H.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標，作者負責系統架構設計，軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估，算法特點的分析，同時考慮到編碼器系統的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統架構。DSP充當核心處理器，而FPGA作為協處理器，針對編碼器中最復雜耗時的模塊一運動估計模塊，設計相應的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預測，可以改善運動補償精度，提高圖像質量和編碼效率，但同時也大大增加了編碼器的復雜度，因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中，將多處理器技術和流水線技術相結合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結構以提供高數據吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環境下建立測試平臺，完成了對整個設計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化，從而使工作頻率最終達到134MHz，分析數據表明該模塊能夠滿足編碼器的實時性要求。
上傳時間： 2013-07-24
上傳用戶：sn2080395
隨著頻率合成理論和高速大規模集成電路的發展，信號發生器作為一類重要的儀器，在通信、檢測、導航等領域有著廣泛的應用。特別是在高壓電力系統的檢測領域，常常需要模擬電網諧波的標準信號源對檢測設備的性能進行校驗，例如高壓電力線路的相位檢測，避雷器的性能檢測，用戶電能表的性能校驗等。為此，本文圍繞一種新型的參數可調諧波信號發生器進行了研究和設計，課題得到了常州市科技攻關項目的資助。 本文首先論述了頻率合成技術的發展，并將直接數字頻率合成技術與傳統的頻率合成技術進行了比較。然后深入研究了DDS的工作原理和基本結構，從頻域角度分析了理想參數和實際參數兩種情況下DDS的輸出頻譜。在此基礎上，詳細分析了引起輸出雜散的三個主要因素，并對DDS的雜散抑制方法進行了仿真研究。最后對參數可調諧波信號發生器進行了軟硬件設計。 在系統設計的過程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2為核心，利用開發工具MAX+PLUSⅡ并結合硬件描述語言VHDL設計了一種頻率、相位、幅度、諧波比例可調的諧波信號發生器。詳細闡述了該信號發生器的體系結構，并進行了軟硬件的設計和具體電路的實現。實驗結果表明，系統的性能指標均達到了設計要求，且具有使用簡單、集成度高等特點。
上傳時間： 2013-05-20
上傳用戶：qulele
波前處理機是自適應光學系統中實時信號處理和運算的核心，隨著自適應光學系統得發展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數據進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況，接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型，并通過分析DSP芯片以及DSP系統的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統，發揮了DSP和FPGA兩者的優勢，能更好地提高圖像處理系統實時性能，同時也最大可能地降低成本。 論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件，接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計，并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上，在制作PCB電路板的過程中，針對高速電路設計中易出現的問題，詳細分析了高速PCB設計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計，包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計，介紹了SDRAM的基本操作和工作時序，重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統的測試及調試流程，并給出了部分的調試結果。 該系統主要優點有：實時性、高速性。硬件設計的執行速度，在高速DSP和FPGA中實現信號處理算法程序，保證了系統實時性的實現；性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。
上傳時間： 2013-04-24
上傳用戶：firstbyte
<strike id="66q8o"></strike>
