VHDL中IP核之參數化觸發器中文使用介紹
標簽： VHDL IP核 參數 觸發器
上傳時間： 2014-01-16
上傳用戶：宋桃子
VHDL中IP核之參數化加減法器中文使用介紹
標簽： VHDL IP核 參數 減法器
上傳時間： 2014-01-15
上傳用戶：cursor
uc/FS 的檔案系統 電子書 裡頭有教導如何製作檔案系統
標簽： 系統 uc FS
上傳時間： 2014-12-03
上傳用戶：13160677563
完整的用VERILOG語言開發的USB2.0 IP核源代碼，包括文檔、仿真文件
標簽： VERILOG USB 2.0 IP核
上傳時間： 2015-07-09
上傳用戶：維子哥哥
ZLG500A12電子讀卡模塊使用指南文檔
標簽： 500A ZLG 500 A12
上傳時間： 2015-07-13
上傳用戶：李彥東
電子看板的物件程式，讓程式更好看 delphi 3.0, 4.0, 5.0, 6.0, 7.0 適用
標簽： 程式
上傳用戶：dongbaobao
本書主要介紹Altera公司的軟核CPU——nios和采用該CPU進行嵌入式系統設計的流程與方法。并以此為著眼點，介紹Altera的片上可編程系統SOPC的設計原理與實踐技術，引領讀者在低投入的情況下，較快地進入片上系統soc的殿堂。
標簽： CPU Altera nios 軟核
上傳時間： 2013-12-13
上傳用戶：haoxiyizhong
本書以Altera公司開發的NIOS嵌入式處理器軟核為例，介紹了嵌入式處理器的組成原理和開發應用。介紹NIOS系統設計和c程序編程與調試。
標簽： Altera NIOS 嵌入式處理器 軟核
上傳時間： 2015-07-17
上傳用戶：yph853211
IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則 asyn_fifo.veo 給出了例化該核方式（或者在 Edit－>Language Template->COREGEN 中找到 verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx 行為模型庫 的模塊，仿真時該文件也要加入工程。
標簽： ip IP核 生成器 比較
上傳時間： 2014-01-05
上傳用戶：頂得柱
Xilinx FPGA 的IP核，實現FFT功能的
標簽： Xilinx FPGA IP核
上傳時間： 2013-12-12
上傳用戶：han_zh
蟲蟲下載站版權所有 京ICP備2021023401號-1
