本文在深入分析紅外焦平面陣列熱成像系統(tǒng)工作原理的基礎(chǔ)上，根據(jù)紅外圖像處理系統(tǒng)的實(shí)際應(yīng)用，研究了相應(yīng)的圖像處理算法，為使其實(shí)時實(shí)現(xiàn)，本文對算法基于FPGA的高效硬件實(shí)現(xiàn)進(jìn)行了深入研究。首先對IRFRA器件的工作原理和讀出電路結(jié)構(gòu)進(jìn)行了分析，敘述了相應(yīng)的驅(qū)動電路設(shè)計原理和相關(guān)模擬電路的處理技術(shù)。然后，以本文設(shè)計的基于FPGA高速紅外圖像處理硬件系統(tǒng)為運(yùn)行平臺，針對紅外溫差成像圖像高背景、低對比度的特點(diǎn)和系統(tǒng)中主要存在的非均勻性圖案噪聲，研究了非均勻性校正和直方圖投影增強(qiáng)算法的實(shí)時實(shí)現(xiàn)技術(shù)。還將基于FPGA的紅外圖像處理的實(shí)現(xiàn)技術(shù)，拓展到一些空域、頻域及基于直方圖的圖像處理基本算法。其中以紅外增強(qiáng)算法作為重點(diǎn)，引入了一種易于FPGA實(shí)現(xiàn)、基于雙閾值調(diào)節(jié)、可有效改善系統(tǒng)成像質(zhì)量的增強(qiáng)算法。并在FPGA硬件平臺上成功地實(shí)現(xiàn)了該算法。最后，本系統(tǒng)還將處理后的圖像數(shù)據(jù)轉(zhuǎn)化成了全電視信號，實(shí)時地顯示在監(jiān)視器上。實(shí)驗結(jié)果表明，本文設(shè)計的系統(tǒng)，能夠很好地完成大容量數(shù)據(jù)流的實(shí)時處理，有效地改善了圖像質(zhì)量，顯著提高了圖像顯示效果。
上傳時間： 2013-07-02
上傳用戶：AbuGe
在圖像處理及檢測系統(tǒng)中，實(shí)時性要求往往影響著系統(tǒng)處理速度的性能。本文在分析研究視頻檢測技術(shù)及方法的基礎(chǔ)上，應(yīng)用嵌入式系統(tǒng)設(shè)計和圖像處理技術(shù)，以交通信息視頻檢測系統(tǒng)為研究背景，展開了基于FPGA視頻圖像檢測技術(shù)的研究與應(yīng)用，通過系統(tǒng)仿真驗證了基于FPGA架構(gòu)的圖像并行處理和檢測系統(tǒng)具有較高的實(shí)時處理能力，能夠準(zhǔn)確并穩(wěn)定地檢測出運(yùn)動目標(biāo)的信息。可見FPGA對提高視頻檢測及處理的實(shí)時性是一個較好的選擇。 本文主要研究的內(nèi)容有： 1．分析研究了視頻圖像檢測技術(shù)，針對傳統(tǒng)基于PC構(gòu)架和DSP處理器的視頻檢測系統(tǒng)的弊端，并從可靠性、穩(wěn)定性、實(shí)時性和開發(fā)成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數(shù)據(jù)處理系統(tǒng)的設(shè)計方案。 2．應(yīng)用模塊化的硬件設(shè)計方法，構(gòu)建了新一代嵌入式視頻檢測系統(tǒng)的硬件平臺。該系統(tǒng)由異步FIFO模塊、圖像空間轉(zhuǎn)換模塊、SRAM幀存控制模塊、圖像預(yù)處理模塊和圖像檢測模塊等組成，較好地解決了圖像采樣存儲、處理和傳輸?shù)膯栴}，并為以后系統(tǒng)功能的擴(kuò)展奠定了良好的基礎(chǔ)。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實(shí)現(xiàn)結(jié)構(gòu)圖，應(yīng)用VHDL硬件描述語言編程、實(shí)現(xiàn)，仿真結(jié)果表明，快速中值濾波算法的處理速度較傳統(tǒng)算法提高了50％，更有效地降低了系統(tǒng)資源占用率和提高了系統(tǒng)運(yùn)算速度，增強(qiáng)了檢測系統(tǒng)的實(shí)時性能。 4．研究了基于視頻的交通車流量檢測算法，重點(diǎn)討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對圖像進(jìn)行了直方圖均衡處理，提高圖像檢測精度。并結(jié)合嵌入式系統(tǒng)處理技術(shù)，在FPGA系統(tǒng)上研究設(shè)計了這些算法的硬件實(shí)現(xiàn)結(jié)構(gòu)，用VHDL語言實(shí)現(xiàn)，并對各個模塊及相應(yīng)算法做出了功能仿真和性能分析。 5．系統(tǒng)仿真與驗證是整個FPGA設(shè)計流程中最重要的步驟，針對現(xiàn)有仿真工具用手動設(shè)置輸入波形工作量大等弊病，本文提出了一種VHDL測試基準(zhǔn)(TestBench)方法解決系統(tǒng)輸入源仿真問題，用TEXTIO程序包設(shè)計了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測試中因測試向量龐大而難以手動輸入的問題。并將系統(tǒng)的仿真結(jié)果數(shù)據(jù)在MATLAB上還原為圖像，方便了系統(tǒng)測試結(jié)果的分析與調(diào)試。系統(tǒng)測試的結(jié)果表明，運(yùn)動目標(biāo)的檢測基本符合要求，可以排除行走路人等移動物體(除車輛外)的噪聲干擾，有效地檢測出正確的目標(biāo)。 本文主要研究了基于FPGA片上系統(tǒng)的圖像處理及檢測技術(shù)，針對FPGA技術(shù)的特點(diǎn)對某些算法提出了改進(jìn)，并在MATLAB、QuartusⅡ和ModelSim軟件開發(fā)平臺上仿真實(shí)現(xiàn)，仿真結(jié)果達(dá)到預(yù)期目標(biāo)。本文的研究對智能化交通監(jiān)控系統(tǒng)的車流量檢測做了有益探索，對其他場合的圖像高速處理及檢測也具有一定的參考價值。
上傳時間： 2013-07-13
上傳用戶：woshiayin
本文以研究嵌入式微處理器為主，自主地設(shè)計了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語言與原理框圖的綜合設(shè)計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運(yùn)算單元的電路模塊的設(shè)計與實(shí)現(xiàn)；研究了控制單元的實(shí)現(xiàn)方法和基于全局狀態(tài)機(jī)的設(shè)計理論，采用硬件描述語言完成了對各個控制線的相關(guān)設(shè)計與實(shí)現(xiàn)。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實(shí)現(xiàn)方式，基于此種方式形成的譯碼電路還能夠?qū)崿F(xiàn)更為復(fù)雜的CISC指令。 本系統(tǒng)采用分模塊的設(shè)計方式，把具有相同功能的邏輯電路集中到一個框圖里，使得系統(tǒng)的可移植性大大地提高。系統(tǒng)還采用層次框圖的設(shè)計方式，把明顯地具有主從關(guān)系的電路放在不同的層次里，這也使得系統(tǒng)模塊功能的可擴(kuò)展性大大地增強(qiáng)。內(nèi)部邏輯共分為數(shù)據(jù)存儲器模塊；程序存儲器模塊；時序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個部分，文中對各個模塊的設(shè)計作了詳細(xì)的介紹。本文在最后對已實(shí)現(xiàn)的部分典型指令進(jìn)行了邏輯仿真測試，測試結(jié)果表明，本文所設(shè)計的MCU系統(tǒng)能夠如預(yù)期地執(zhí)行相應(yīng)的指令。在指令執(zhí)行的過程中，相應(yīng)寄存器和總線上的值也均符合設(shè)計要求，實(shí)現(xiàn)了設(shè)計目標(biāo)。
上傳時間： 2013-06-05
上傳用戶：金宜
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實(shí)現(xiàn)PID軟算法的微處理器因為強(qiáng)干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此，利用FPGA開發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計，降低設(shè)計難度，是擴(kuò)展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵。控制系統(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運(yùn)算器邏輯映像過程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗證了設(shè)計結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
一、應(yīng)用可靠性概念 1、可靠性概念 2、固有可靠性與應(yīng)用可靠性 3、易產(chǎn)生應(yīng)用可靠性問題的器件 4、使用應(yīng)力對可靠性的影響 二、電子元器件的選用 1、電子元器件的質(zhì)量等級 2、電子元器件的選擇要點(diǎn) 3、電子元器件的最大額定值 4、電子元器件的降額應(yīng)用 三、電子元器件的可靠性應(yīng)用 1、電子元器件的防浪涌應(yīng)用 2、電子元器件的防靜電應(yīng)用 3、電子元器件的防干擾應(yīng)用 4、CMOS群件的防閂鎖應(yīng)用 四、電子元器件的EMC應(yīng)用 1、干擾來源及傳播路徑 2、接地與屏蔽 3、濾波 4、電纜及終端 5、差分 6、軟件抗干擾 五、可靠性防護(hù)元件 1、TVS二極管 2、壓敏電阻 3、PTC與NTC熱敏電阻 4、專用防護(hù)元件 六、電子線路的可靠性設(shè)計 1、簡化設(shè)計 2、容差與漂移設(shè)計 3、冗余設(shè)計 4、低功耗設(shè)計 5、潛在通路分析 6、電磁兼容設(shè)計 7、均衡設(shè)計 七、印制電路版的可靠性設(shè)計 1、PCB的布局設(shè)計 2、PCB的布線設(shè)計 3、PCB的熱設(shè)計 4、PCB的裝配 八、噪聲測試作為應(yīng)用可靠性保證手段 1、噪聲與可靠性的關(guān)系 2、噪聲用于壽命評估 3、噪聲用于可靠性篩選 4、噪聲用于應(yīng)力損傷的早期預(yù)測
標(biāo)簽： 應(yīng)用可靠性 線路設(shè)計
上傳時間： 2013-07-28
上傳用戶：mh_zhaohy
一、應(yīng)用可靠性概念 1、可靠性概念 2、固有可靠性與應(yīng)用可靠性 3、易產(chǎn)生應(yīng)用可靠性問題的器件 4、使用應(yīng)力對可靠性的影響 二、電子元器件的選用 1、電子元器件的質(zhì)量等級 2、電子元器件的選擇要點(diǎn) 3、電子元器件的最大額定值 4、電子元器件的降額應(yīng)用 三、電子元器件的可靠性應(yīng)用 1、電子元器件的防浪涌應(yīng)用 2、電子元器件的防靜電應(yīng)用 3、電子元器件的防干擾應(yīng)用 4、CMOS群件的防閂鎖應(yīng)用 四、電子元器件的EMC應(yīng)用 1、干擾來源及傳播路徑 2、接地與屏蔽 3、濾波 4、電纜及終端 5、差分 6、軟件抗干擾 五、可靠性防護(hù)元件 1、TVS二極管 2、壓敏電阻 3、PTC與NTC熱敏電阻 4、專用防護(hù)元件 六、電子線路的可靠性設(shè)計 1、簡化設(shè)計 2、容差與漂移設(shè)計 3、冗余設(shè)計 4、低功耗設(shè)計 5、潛在通路分析 6、電磁兼容設(shè)計 7、均衡設(shè)計 七、印制電路版的可靠性設(shè)計 1、PCB的布局設(shè)計 2、PCB的布線設(shè)計 3、PCB的熱設(shè)計 4、PCB的裝配 八、噪聲測試作為應(yīng)用可靠性保證手段 1、噪聲與可靠性的關(guān)系 2、噪聲用于壽命評估 3、噪聲用于可靠性篩選 4、噪聲用于應(yīng)力損傷的早期預(yù)測
標(biāo)簽： 應(yīng)用可靠性
上傳時間： 2013-04-24
上傳用戶：刺猬大王子
隨著圖像分辨率的越來越高，軟件實(shí)現(xiàn)的圖像處理無法滿足實(shí)時性的需求；同時FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。 本文在FPGA平臺上，用Verilog HDL實(shí)現(xiàn)了一個研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計算模塊實(shí)現(xiàn)了一個可添加、移出接口，不同的算法設(shè)計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序濾波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時間上比軟件處理有了很大的提高；通過結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時為進(jìn)一步的研究提供了更加便利的平臺。 整個設(shè)計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺上實(shí)現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時圖像處理系統(tǒng)有著積極的作用。
上傳時間： 2013-05-30
上傳用戶：水瓶kmoon5
圖像處理技術(shù)是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于航空航體、通信、醫(yī)學(xué)及工業(yè)生產(chǎn)領(lǐng)域中。圖像處理系統(tǒng)的硬件實(shí)現(xiàn)一般來講有三種方式：專用的圖像處理器件主要有專用集成芯片(Application SpecificIntegrated Circuit)、數(shù)字信號處理器(Digital Signal Process)和現(xiàn)場可編程門陣列(FieldProgrammable GateArray)以及相關(guān)電路組成。它們可以實(shí)時高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對比較簡單。相對于其他兩種系統(tǒng)，基于FPGA的圖像處理系統(tǒng)非常合適用于圖像的預(yù)處理。 本文設(shè)計了一種基于FPGA的圖像處理系統(tǒng)。它的主要功能有：對攝像頭送來的視頻數(shù)據(jù)進(jìn)行采集，并把它數(shù)字化；實(shí)現(xiàn)中值濾波和邊緣檢測這兩種圖像增強(qiáng)算法；將數(shù)字視頻信號轉(zhuǎn)換為模擬信號。 圖像處理系統(tǒng)由主處理器單元、圖像編碼單元和圖像解碼單元三部分組成。FPGA作為整個系統(tǒng)的核心器件，不僅要模擬出12C總線協(xié)議，完成視頻解碼芯片和編碼芯片的初始化；還要對視頻流同步信號提取，實(shí)現(xiàn)圖像采集控制，并將圖像信號存儲在SRAM中；圖像增強(qiáng)算法也是在FPGA中實(shí)現(xiàn)。采用PHILIPS公司的專用視頻解碼芯片SAA7111A將模擬視頻轉(zhuǎn)化數(shù)字視頻；視頻編碼芯片SAA7121完成數(shù)字視頻到模擬視頻的轉(zhuǎn)化。
標(biāo)簽： FPGA 圖像處理系統(tǒng)
上傳時間： 2013-07-19
上傳用戶：標(biāo)點(diǎn)符號
智能化住宅小區(qū)，是指在一定范圍內(nèi)通過有效的傳輸網(wǎng)絡(luò)，將多元住處服務(wù)、物業(yè)管理、安防以及住宅智能化等系統(tǒng)結(jié)合在一起，為該小區(qū)的服務(wù)與管理提供高技術(shù)的智能化手段。從而實(shí)現(xiàn)快捷高效的超值服務(wù)管理和安全舒適的家居環(huán)境，使業(yè)主生活得更安全、更方便。 隨著國民經(jīng)濟(jì)和科學(xué)技術(shù)水平的提高，特別是計算機(jī)技術(shù)、通信技術(shù)、網(wǎng)絡(luò)技術(shù)和控制技術(shù)的迅速發(fā)展，促進(jìn)了智能小區(qū)在我國的推廣和應(yīng)用。目前這些小區(qū)的智能化建設(shè)大多數(shù)是采用Lonworks、FF等現(xiàn)場總線技術(shù)。但是現(xiàn)場總線協(xié)議標(biāo)準(zhǔn)化程度還不成熟，且成本較高。隨著寬帶Internet進(jìn)入家庭，利用Internet來構(gòu)建智能小區(qū)已成為大勢所趨。 本文介紹了一種基于以太網(wǎng)和FPGA的嵌入式智能小區(qū)管理系統(tǒng)的組建方法。首先，以Altera的FPGA為核心，通過在外圍添加適當(dāng)?shù)拇鎯υO(shè)備和通信接口設(shè)備，構(gòu)成一個嵌入式系統(tǒng)的硬件平臺。其次，在此平臺的基礎(chǔ)上，通過在FPGA中定制Nios Ⅱ軟核處理器以及在外圍的Flash存儲器中下載uClinux操作系統(tǒng)，從而構(gòu)建出一套資源豐富的嵌入式操作系統(tǒng)。該系統(tǒng)帶有一個網(wǎng)絡(luò)功能齊全的Web服務(wù)器。最后，將此操作系統(tǒng)作為智能小區(qū)的樓宇集中器，再根據(jù)需要配置適當(dāng)?shù)牟杉骱惋@示器，就可以組建成一套功能強(qiáng)大的智能小區(qū)管理系統(tǒng)。它可以完成圖像抄表、定時圖像采集、實(shí)時溫度監(jiān)控、樓宇廣播、智能語音報警等功能。 這種利用當(dāng)前流行的嵌入式系統(tǒng)來組建的智能小區(qū)管理系統(tǒng)，不但實(shí)現(xiàn)簡單、功能強(qiáng)大；而且節(jié)約布線、成本低廉。因此具有很高的性價比，相信在未來有較大的市場潛力。 本文主要包括如下幾個部分：系統(tǒng)硬件結(jié)構(gòu)設(shè)計，包括系統(tǒng)的原理圖構(gòu)建和PCB板的繪制：系統(tǒng)核心處理器設(shè)計，包括Nios Ⅱ軟核CPU的設(shè)計方法、外圍存儲和通信器件的添加及設(shè)計方法；嵌入式操作系統(tǒng)uClinux的相關(guān)知識及移植方法：系統(tǒng)的軟件結(jié)構(gòu)設(shè)計，包括圖像采集、溫度采集、LCD顯示等CGI程序設(shè)計，以及單片機(jī)語音報警程序設(shè)計等；最后給出了調(diào)試情況以及一些試驗結(jié)果。
標(biāo)簽： FPGA 以太網(wǎng) 智能小區(qū) 管理系統(tǒng)
上傳時間： 2013-06-11
上傳用戶：ccsp11
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計采用自項向下設(shè)計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級仿真，并對實(shí)現(xiàn)的各模塊的可行性仿真驗證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實(shí)現(xiàn)了16QAM調(diào)制器；給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。
標(biāo)簽： FPGA QAM 16 調(diào)制
上傳時間： 2013-07-29
上傳用戶：hwl453472107
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
