國內(nèi)最早推廣VERILOG設計方法，有豐富工程實踐經(jīng)驗，曾獲得包括國家發(fā)明二等獎在內(nèi)的多項國家級獎勵，是業(yè)界公認的大師。 夏宇聞老師為VERILOG設計方法在中國的推廣和應用做了大量工作，曾編寫和翻譯的著作有《Verilog 數(shù)字系統(tǒng)設計教程》、《Verilog HDL 數(shù)字設計與綜合》、《SystemVerilog 驗證方法學》和《數(shù)字邏輯基礎與Verilog設計》等，為VERILOG設計方法在中國的推廣和發(fā)展作出了卓越的貢獻。夏老師嚴謹負責，離休后仍貢獻余熱，擔任北京至芯FPGA培訓中心顧問。
標簽：
夏宇聞
verilog
邏輯設計
上傳時間：
2015-10-22
上傳用戶：xlrenxuanwei
