欧美6一10sex性hd,日韩一区二区三区免费播放,天堂va在线

標(biāo)準(zhǔn)化的

基于DSP和FPGA的運(yùn)動(dòng)控制卡的研究與開發(fā)

隨著微電子技術(shù)和電力電子技術(shù)的飛速發(fā)展，運(yùn)動(dòng)控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前，以數(shù)字信號(hào)處理器（DSP）和現(xiàn)場(chǎng)可編程門陣列（FPGA）為核心的運(yùn)動(dòng)控制卡已成為運(yùn)動(dòng)控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機(jī)，將PC機(jī)強(qiáng)大的信息處理能力和開放式特點(diǎn)與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開放程度高、運(yùn)動(dòng)控制方便、通用性好的特點(diǎn)。因此，本文通過對(duì)運(yùn)動(dòng)控制技術(shù)的深入研究，開發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線的運(yùn)動(dòng)控制卡。首先，設(shè)計(jì)了運(yùn)動(dòng)控制卡硬件電路，對(duì)控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號(hào)采集電路、通用I/O接口電路等實(shí)現(xiàn)方法進(jìn)行了詳細(xì)討論。為提高控制卡的硬件集成度和可靠性，通過對(duì)FPGA的編程設(shè)計(jì)，在FPGA中實(shí)現(xiàn)了PCI總線目標(biāo)設(shè)備接口控制器、雙端口RAM、DDA精插補(bǔ)電路、DAC接口電路、編碼器信號(hào)處理電路和數(shù)字I/O信號(hào)處理電路。基于改進(jìn)的數(shù)字PID控制器和前饋控制，設(shè)計(jì)開發(fā)了運(yùn)動(dòng)控制卡的位置閉環(huán)伺服控制器，并整定了控制器參數(shù)，獲得良好的伺服控制特性。最后，采用WinDriver開發(fā)了控制卡的驅(qū)動(dòng)程序，并詳細(xì)介紹了驅(qū)動(dòng)程序的開發(fā)流程。

標(biāo)簽： FPGA DSP 運(yùn)動(dòng)控制卡

上傳時(shí)間： 2013-08-01

上傳用戶：00.00
軟件無線電調(diào)制解調(diào)系統(tǒng)的研究及其FPGA實(shí)現(xiàn)

軟件無線電是二十世紀(jì)九十年代提出的一種實(shí)現(xiàn)無線通信的體系結(jié)構(gòu)，被認(rèn)為是繼模擬通信、數(shù)字通信之后的第三代無線電通信技術(shù)。它的中心思想是：構(gòu)造一個(gè)開放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，并使寬帶模數(shù)和數(shù)模轉(zhuǎn)換器盡可能靠近天線，從而將各種功能，如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來完成。本論文首先介紹了軟件無線電的基本原理和三種結(jié)構(gòu)形式，綜述了軟件無線電的幾項(xiàng)關(guān)鍵技術(shù)及其最新研究進(jìn)展。其中調(diào)制解調(diào)模塊是軟件無線電系統(tǒng)中的重要部分，集中體現(xiàn)了軟件無線電最顯著的優(yōu)點(diǎn)——靈活性。目前這一部分的技術(shù)實(shí)現(xiàn)手段多種多樣。隨著近幾年來芯片制造工藝的飛速發(fā)展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構(gòu)能力，成為實(shí)現(xiàn)軟件無線電技術(shù)的重要手段。本論文調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)，選擇有代表性的16QAM和QPSK兩種方式作為研究對(duì)象，采用SystemView軟件作為系統(tǒng)級(jí)開發(fā)工具進(jìn)行集成化設(shè)計(jì)。在實(shí)現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后，著重分析用VHDL實(shí)現(xiàn)其中關(guān)鍵模塊以及利用嵌入FPGA的CPU核控制調(diào)制解調(diào)方式轉(zhuǎn)換的方法。同時(shí)，在設(shè)計(jì)中成功地調(diào)用了Xilinx公司的IP核，實(shí)現(xiàn)了設(shè)計(jì)復(fù)用。由于FPGA內(nèi)部邏輯可以根據(jù)需要進(jìn)行重構(gòu)，因而硬件的調(diào)試和升級(jí)變得很容易，而內(nèi)嵌CPU使信號(hào)處理過程可以用軟件進(jìn)行控制，充分體現(xiàn)了軟件無線電的靈活性。通過本論文的研究，初步驗(yàn)證了在FPGA內(nèi)實(shí)現(xiàn)數(shù)字調(diào)制解調(diào)過程及控制的技術(shù)可行性和應(yīng)用的靈活性，并對(duì)將來的擴(kuò)展問題進(jìn)行了研究和討論，為實(shí)現(xiàn)完整的軟件無線電系統(tǒng)奠定了基礎(chǔ)。

標(biāo)簽： FPGA 軟件無線電調(diào)制解調(diào)

上傳時(shí)間： 2013-04-24

上傳用戶：libenshu01
橢圓曲線密碼體制中標(biāo)量乘法運(yùn)算的優(yōu)化和FPGA實(shí)現(xiàn)

信息技術(shù)的不斷發(fā)展,對(duì)信息的安全提出了更高的要求.在應(yīng)用公鑰密碼體制的時(shí)候,對(duì)密鑰長(zhǎng)度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對(duì)數(shù)問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實(shí)現(xiàn)也成為一個(gè)關(guān)注的方面.該文按照確定有限域、選取曲線參數(shù)、劃分結(jié)構(gòu)模塊、優(yōu)化模塊算法、實(shí)現(xiàn)模塊設(shè)計(jì),驗(yàn)證模塊功能的順序進(jìn)行書寫.為了硬件實(shí)現(xiàn)上的方便,設(shè)計(jì)選擇了含有Ⅱ型優(yōu)化正規(guī)基的伽略域GF(2191),并在該域上構(gòu)造了隨機(jī)的橢圓曲線.根據(jù)層次化、結(jié)構(gòu)化的設(shè)計(jì)思路,將橢圓曲線上的標(biāo)量乘法運(yùn)算劃分成兩個(gè)運(yùn)算層次:橢圓曲線上的運(yùn)算和有限域上的運(yùn)算.模塊劃分之后,利用自底向上的設(shè)計(jì)思路,主要針對(duì)有限域上的乘法運(yùn)算進(jìn)行了重要的改進(jìn),并對(duì)加法群中的標(biāo)量乘運(yùn)算的算法進(jìn)行了分析、證明,以達(dá)到面積優(yōu)化和快速執(zhí)行的效果.具體設(shè)計(jì)中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺(tái)上進(jìn)行電路設(shè)計(jì).完成了各個(gè)模塊的設(shè)計(jì)輸入和仿真.設(shè)計(jì)選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進(jìn)行綜合、布局、布線和時(shí)序仿真.文中給出了橢圓曲線上的點(diǎn)加、倍點(diǎn)和標(biāo)量乘法模塊的具體設(shè)計(jì)結(jié)構(gòu)框圖.并且根據(jù)橢圓曲線的標(biāo)量乘特點(diǎn),提出了合適的驗(yàn)證方案.該設(shè)計(jì)完成了橢圓曲線上的標(biāo)量乘法運(yùn)算.設(shè)計(jì)主要針對(duì)資源受限的應(yīng)用環(huán)境:改進(jìn)了有限域上的乘法運(yùn)算、使用了沒有預(yù)處理的標(biāo)量乘算法.改進(jìn)后的橢圓曲線標(biāo)量乘法需要2,741,998個(gè)邏輯單元,在100MHz的時(shí)鐘約束下,運(yùn)行一次標(biāo)量乘法運(yùn)算需要567.69us.該次設(shè)計(jì)的結(jié)果可以直接用來構(gòu)造橢圓曲線上的簽名、驗(yàn)證、密鑰交換等算法.

標(biāo)簽： FPGA 橢圓曲線密碼體制乘法運(yùn)算

上傳時(shí)間： 2013-05-24

上傳用戶：zhuo0008
基于DSP和FPGA的自動(dòng)指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)與實(shí)現(xiàn)

隨著計(jì)算機(jī)與信息技術(shù)的發(fā)展，生物特征識(shí)別技術(shù)受到了廣泛的關(guān)注。指紋識(shí)別是生物特征識(shí)別中的一項(xiàng)重要內(nèi)容，一直以來是國(guó)內(nèi)外的研究熱點(diǎn)。嵌入式自動(dòng)指紋識(shí)別是指指紋識(shí)別技術(shù)在嵌入式系統(tǒng)上的應(yīng)用。傳統(tǒng)的嵌入式自動(dòng)指紋識(shí)別系統(tǒng)多采用單片DSP或MIPS處理器來完成算法，由于DSP或MIPS處理器只能根據(jù)程序順序執(zhí)行，在指紋匹配過程中只能和整個(gè)庫(kù)中的指紋進(jìn)行一一匹配，因此這類系統(tǒng)在處理較大指紋庫(kù)時(shí)下匹配時(shí)間相當(dāng)長(zhǎng)。為了克服這個(gè)缺點(diǎn)，本文構(gòu)建了浮點(diǎn)DSP和FPGA協(xié)同處理構(gòu)架的硬件平臺(tái)，充分利用DSP在計(jì)算上的精確度和FPGA并行處理的特點(diǎn)，由DSP和FPGA共同處理匹配算法。本文的主要工作如下： 1．設(shè)計(jì)了一個(gè)硬件系統(tǒng)，包括DSP處理器、FPGA、指紋傳感器、人機(jī)交互接口和USB1.1接口。同時(shí)，還設(shè)計(jì)了各硬件模塊的驅(qū)動(dòng)程序，為應(yīng)用程序提供控制接口。由于系統(tǒng)中DSP工作頻率為300MHz，其中某些器件的工作頻率達(dá)到了100MHz，因此本文還給出了一些信號(hào)完整性分析和PCB設(shè)計(jì)經(jīng)驗(yàn)。 2．編寫了Verilog程序，在FPGA中實(shí)現(xiàn)了9路指紋的并行匹配。由于FPGA本身的局限性，實(shí)現(xiàn)原有匹配算法有很大困難。在簡(jiǎn)化原有匹配算法的基礎(chǔ)上本文提出了便于FPGA實(shí)現(xiàn)“粗匹配”算法。此外，還設(shè)計(jì)了用于和DSP通信的接口模塊設(shè)計(jì)。 3．完成了系統(tǒng)應(yīng)用程序設(shè)計(jì)。在使用uC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)的基礎(chǔ)上設(shè)計(jì)了各系統(tǒng)任務(wù)，通過調(diào)用驅(qū)動(dòng)程序控制和協(xié)調(diào)各硬件模塊，實(shí)現(xiàn)了自動(dòng)指紋識(shí)別功能。為了便于存放指紋特征信息，設(shè)計(jì)了指紋庫(kù)數(shù)據(jù)結(jié)構(gòu)，實(shí)現(xiàn)了指紋庫(kù)添加、刪除、編輯的功能。最終，本系統(tǒng)實(shí)現(xiàn)了高效、快速的進(jìn)行指紋識(shí)別，各模塊工作穩(wěn)定。同時(shí)，模塊化的軟硬件設(shè)計(jì)使本系統(tǒng)便于進(jìn)行二次開發(fā)，快速應(yīng)用于各種場(chǎng)合。

標(biāo)簽： FPGA DSP 自動(dòng) 指紋識(shí)別系統(tǒng)

上傳時(shí)間： 2013-06-05

上傳用戶：guanliya
基于FPGA的8位增強(qiáng)型CPU設(shè)計(jì)與驗(yàn)證

隨著信息技術(shù)的發(fā)展，系統(tǒng)級(jí)芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢(shì)正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過對(duì)8位增強(qiáng)型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實(shí)現(xiàn)，對(duì)SoC設(shè)計(jì)作了初步研究。在對(duì)Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計(jì)流程，對(duì)8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個(gè)層次的模塊設(shè)計(jì)，建立了具有CPU及定時(shí)器，中斷，串行等外部接口的模型。利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計(jì)規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個(gè)層次模塊的設(shè)計(jì)規(guī)劃。利用組合電路與時(shí)序電路相結(jié)合的思想完成了定時(shí)器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個(gè)機(jī)器周期對(duì)應(yīng)一個(gè)時(shí)鐘周期，執(zhí)行效率提高。使用硬件描述語言實(shí)現(xiàn)了各個(gè)模塊的設(shè)計(jì)。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個(gè)模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對(duì)其進(jìn)行了完整的功能仿真和時(shí)序仿真。設(shè)計(jì)了一個(gè)通用的擴(kuò)展接口控制器對(duì)原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強(qiáng)了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級(jí)和擴(kuò)展。本設(shè)計(jì)的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時(shí)鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計(jì)以硬件描述語言代碼形式存在可與任何綜合庫(kù)、工藝庫(kù)以及FPGA結(jié)合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級(jí)，比較有實(shí)用價(jià)值。本設(shè)計(jì)通過FPGA驗(yàn)證。

標(biāo)簽： FPGA CPU 8位增強(qiáng)型

上傳時(shí)間： 2013-04-24

上傳用戶：jlyaccounts
基于ARM的手機(jī)編程開發(fā)平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

隨著嵌入式技術(shù)的不斷發(fā)展和現(xiàn)代通訊技術(shù)的日臻成熟與完善，手機(jī)作為這兩種技術(shù)緊密結(jié)合的典型代表，成為眾多開發(fā)人員設(shè)計(jì)與創(chuàng)新的焦點(diǎn)。為了適應(yīng)社會(huì)的需求，目前很多高校都開設(shè)了與此相關(guān)的課程。本文首次提出一套基于嵌入式系統(tǒng)的手機(jī)編程開發(fā)平臺(tái)教學(xué)系統(tǒng)。如何合理設(shè)計(jì)開發(fā)平臺(tái)，為高等院校提供一種功能完備、價(jià)格低廉、技術(shù)流行、能滿足教學(xué)和開發(fā)雙重需求的手機(jī)編程開發(fā)平臺(tái)正是本課題研究和解決的重點(diǎn)。本論文在研究手機(jī)硬件體系結(jié)構(gòu)和軟件體系結(jié)構(gòu)的基礎(chǔ)上，主要研究了已有手機(jī)平臺(tái)的基本結(jié)構(gòu)特點(diǎn)以及所需要的基本核心技術(shù)，進(jìn)而提出了本課題研究的手機(jī)平臺(tái)結(jié)構(gòu)，共分以下三部分： 1．硬件平臺(tái)：劃分為通訊模塊單元、基于ARM的應(yīng)用處理模塊單元以及輸入輸出模塊單元，這三部分相互獨(dú)立設(shè)計(jì)并能單獨(dú)完成各自任務(wù)，同時(shí)設(shè)計(jì)統(tǒng)一接口規(guī)范，使這三大部分能夠方便的連接在一起，協(xié)同工作，完成手機(jī)功能。這種模塊化的設(shè)計(jì)方法，為整體系統(tǒng)的開發(fā)、調(diào)試與升級(jí)提供了便利。 2．軟件平臺(tái)：分為Bootloader、操作系統(tǒng)、驅(qū)動(dòng)程序以及GUI。這四部分彼此獨(dú)立又相互聯(lián)系。設(shè)計(jì)時(shí)可以根據(jù)實(shí)際需要，開發(fā)的難易程度，開銷與維護(hù)成本等多方面考慮，靈活設(shè)計(jì)。 3．應(yīng)用軟件：這部分主要是基于通訊協(xié)議的軟件開發(fā)與編程實(shí)戰(zhàn)。本課題最終完成了硬件的全部設(shè)計(jì)并調(diào)試成功，實(shí)現(xiàn)了手機(jī)編程開發(fā)平臺(tái)軟件平臺(tái)的設(shè)計(jì)及應(yīng)用軟件的開發(fā)。同時(shí)針對(duì)各部分內(nèi)容編寫配套的實(shí)驗(yàn)指導(dǎo)手冊(cè)并在教學(xué)實(shí)踐中取得初步成功。

標(biāo)簽： ARM 手機(jī) 平臺(tái)設(shè)計(jì) 編程開發(fā)

上傳時(shí)間： 2013-05-17

上傳用戶：qwe1234
基于ARM和GPRS技術(shù)的第二代身份證無線手持閱讀器的研究

按照公安部規(guī)定，我國(guó)從 2004 年開始換發(fā)第二代居民身份證，預(yù)計(jì)到 2008 年基本完成第二代居民身份證的換發(fā)工作。第二代身份證與第一代身份證最大的區(qū)別在于：它的內(nèi)部嵌入了一枚指甲蓋大小的非接觸式 IC 芯片，該芯片內(nèi)存儲(chǔ)有姓名、性別等9項(xiàng)信息。本課題設(shè)計(jì)出一款基于 ARM 和 GPRS 技術(shù)的第二代身份證無線手持閱讀器，該閱讀器能讀出第二代身份證內(nèi) IC 卡信息，并可通過 GPRS 網(wǎng)絡(luò)將信息進(jìn)行無線傳輸。本文以該閱讀器的設(shè)計(jì)為主線，論述的主要內(nèi)容如下： 1．介紹了課題背景及意義。全國(guó) 9 億第二代身份證的換發(fā)，必然帶來各行業(yè)對(duì)閱讀器的大量需求，而現(xiàn)有閱讀器的弊端促使了對(duì)閱讀器做更深入的研究。 2．介紹了相關(guān)概念及技術(shù)，包括：無線射頻識(shí)別技術(shù)、ISO/IEC14443 協(xié)議、嵌入式系統(tǒng)、ARM、GPRS技術(shù)等。 3．詳細(xì)介紹了該閱讀器的硬件設(shè)計(jì)方法，并給出主要硬件模塊電路原理圖及其 PCB 板設(shè)計(jì)方法，同時(shí)也簡(jiǎn)單介紹了硬件的焊接和調(diào)試過程。 4．詳細(xì)介紹了該閱讀器的軟件設(shè)計(jì)方法，包括：讀卡模塊驅(qū)動(dòng)程序、GPRS 模塊驅(qū)動(dòng)程序、人機(jī)對(duì)話模塊驅(qū)動(dòng)程序、I/O 口驅(qū)動(dòng)程序的流程圖和部分代碼。 5．為使該閱讀器安全可靠地運(yùn)行，對(duì)閱讀器進(jìn)行了各種功能測(cè)試，包括：讀卡功能、GPRS 數(shù)據(jù)傳輸功能、人機(jī)接口功能。通過功能測(cè)試，該閱讀器能準(zhǔn)確讀取第二代身份證內(nèi)信息并通過GPRS 網(wǎng)絡(luò)成功將信息發(fā)送出去。該閱讀器與市面上現(xiàn)有的閱讀器相比，具有可脫機(jī)操作、無線傳輸、小巧靈便的優(yōu)點(diǎn)。由于該閱讀器軟件采用模塊化的設(shè)計(jì)方法，可以方便移植到其他非接觸卡閱讀器中，因此本閱讀器具有非常廣泛的應(yīng)用前景。

標(biāo)簽： GPRS ARM 身份證無線

上傳時(shí)間： 2013-06-10

上傳用戶：爺?shù)臍赓|(zhì)
利用Cadence ALlegro進(jìn)行PCB級(jí)的信號(hào)完整性仿真

隨著信息寬帶化和高速化的發(fā)展，以前的低速PCB已完全不能滿足日益增長(zhǎng)信息化發(fā)展的需要，而高速PCB的出現(xiàn)將對(duì)硬件人員提出更高的要求，僅僅依靠自

標(biāo)簽： Cadence ALlegro PCB 信號(hào)完整性

上傳時(shí)間： 2013-05-22

上傳用戶：julin2009
基于ARM平臺(tái)的嵌入式網(wǎng)絡(luò)控制器的設(shè)計(jì)與實(shí)現(xiàn)

隨著計(jì)算機(jī)技術(shù)、通信技術(shù)、集成電路技術(shù)和控制技術(shù)的發(fā)展，傳統(tǒng)的工業(yè)控制領(lǐng)域正經(jīng)歷著一場(chǎng)前所未有的變革，開始向網(wǎng)絡(luò)化方向發(fā)展。本文即從未來工業(yè)控制網(wǎng)絡(luò)發(fā)展的需要出發(fā)，設(shè)計(jì)并實(shí)現(xiàn)了以S3C2410微處理器為核心的嵌入式網(wǎng)絡(luò)控制器。本文以S3C2410-32 位微處理為核心，設(shè)計(jì)并實(shí)現(xiàn)了具有1路以太網(wǎng)接口、1路 USB Host 接口、1路USB Device 接口、3路RS232串口、1個(gè)CAN總線擴(kuò)展卡、1個(gè)RS485擴(kuò)展卡、1個(gè)RS422擴(kuò)展卡使用、8路A/D、1路D/A、4路 PWM、一個(gè) 240×320TFT LCD 顯示觸摸屏的功能強(qiáng)大的嵌入式網(wǎng)絡(luò)控制器。并在此基礎(chǔ)上，結(jié)合嵌入式操作系統(tǒng)Windows CE建立了一個(gè)嵌入式軟件開發(fā)平臺(tái)。在深入研究和分析CANopen協(xié)議的基礎(chǔ)上，實(shí)現(xiàn)了基于Windows CE 的嵌入式 CANopen 協(xié)議棧，大大提高了嵌入式網(wǎng)絡(luò)控制器在現(xiàn)場(chǎng)總線上的通信和控制能力，為新型的網(wǎng)絡(luò)控制算法研究提供了實(shí)驗(yàn)平臺(tái)。在探討了TCP/IP協(xié)議的基礎(chǔ)上研究了基于 Windows CE 的嵌入式 TCP/IP 協(xié)議棧，掌握了Windows CE 平臺(tái)的網(wǎng)絡(luò) Socket 通信編程，使控制器能夠通過以太網(wǎng)接到Intranet或Intemet上。在完成嵌入式網(wǎng)絡(luò)控制器硬件與軟件設(shè)計(jì)的基礎(chǔ)上，將控制器應(yīng)用到了網(wǎng)絡(luò)化的嵌入式數(shù)控系統(tǒng)的中央數(shù)控單元中，實(shí)現(xiàn)數(shù)控系統(tǒng)等數(shù)控設(shè)備小型化、網(wǎng)絡(luò)化和集成化的需要。并以此為基礎(chǔ)，結(jié)合計(jì)算機(jī)控制實(shí)驗(yàn)室建設(shè)，構(gòu)建了三層(信息層、控制層和設(shè)備層)工業(yè)網(wǎng)絡(luò)實(shí)驗(yàn)平臺(tái)，實(shí)現(xiàn)了實(shí)驗(yàn)室設(shè)備真正的網(wǎng)絡(luò)互連，為網(wǎng)絡(luò)控制研究提供了一個(gè)高性能的平臺(tái)。

標(biāo)簽： ARM 嵌入式網(wǎng)絡(luò) 控制器

上傳時(shí)間： 2013-06-10

上傳用戶：hzy5825468
基于FPGA的32位RISC處理器設(shè)計(jì)與實(shí)現(xiàn)

隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展，RISC軟核處理器的研究與開發(fā)設(shè)計(jì)開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個(gè)行業(yè)開始得到了廣泛的應(yīng)用，特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來越廣泛的應(yīng)用前景。該論文在研究了大量國(guó)內(nèi)外技術(shù)文獻(xiàn)的基礎(chǔ)上，總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認(rèn)真分析了RISC處理器的基本結(jié)構(gòu)，包括總線結(jié)構(gòu)，流水線處理的原理，以及流水線數(shù)據(jù)通路和流水線控制的原理；并詳細(xì)分析了該設(shè)計(jì)采用的指令集——MIPS指令集的內(nèi)在結(jié)構(gòu)。設(shè)計(jì)出了一個(gè)32位RISC軟核處理器，這個(gè)軟核處理器采用五級(jí)流水線結(jié)構(gòu)，能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發(fā)板上進(jìn)行驗(yàn)證，證明了所設(shè)計(jì)的32位RISC處理器能準(zhǔn)確的執(zhí)行所選用的MIPS指令集，運(yùn)行速度能達(dá)到30MHz，功能良好。通過對(duì)所設(shè)計(jì)對(duì)象特點(diǎn)及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設(shè)計(jì)與仿真驗(yàn)證的環(huán)境。在設(shè)計(jì)方法上，該課題采用了自頂向下的設(shè)計(jì)方法。在設(shè)計(jì)過程中采用了邊設(shè)計(jì)邊驗(yàn)證這種設(shè)計(jì)與驗(yàn)證相結(jié)合的設(shè)計(jì)流程，大大提高了設(shè)計(jì)的可靠性。該課題在設(shè)計(jì)過程中還提出了兩個(gè)有效的設(shè)計(jì)思路：第一是在32位寄存器的設(shè)計(jì)中利用FPGA的內(nèi)部RAM資源來設(shè)計(jì)，減少了傳輸延時(shí)，提高了運(yùn)行速度，并大大減少了對(duì)FPGA內(nèi)部資源的占用；第二是在系統(tǒng)架構(gòu)上采用了柔性化的設(shè)計(jì)方法，使得設(shè)計(jì)可以根據(jù)實(shí)際的需求適當(dāng)?shù)脑鰷p相應(yīng)的部件，以達(dá)到需求與性能的統(tǒng)一。這兩個(gè)方法都有效地解決了設(shè)計(jì)中出現(xiàn)的問題，提高了處理器的性能。

標(biāo)簽： FPGA RISC 處理器

上傳時(shí)間： 2013-07-21

上傳用戶：caozhizhi