快速傅立葉變換(FFT)技術(shù)是數(shù)字信號處理中的核心技術(shù)，它已廣泛應(yīng)用于數(shù)字信號處理的各個領(lǐng)域，長期以來一直是一個重要的研究課題。近年來，專用數(shù)字信號處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價格比為FFT的實(shí)現(xiàn)提供了一種有效的途徑，其中最具有代表性的是美國TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理，并進(jìn)行了算法的討論和比較，然后詳細(xì)論述了以浮點(diǎn)型DSP為核心的實(shí)現(xiàn)FFT算法的硬件平臺的設(shè)計(jì)。平臺的硬件電路主要包括數(shù)據(jù)采集部分、數(shù)據(jù)處理部分、數(shù)據(jù)存儲部分和數(shù)據(jù)顯示部分。其中采集部分采用12位高速的A/D轉(zhuǎn)換芯片MAX197，數(shù)據(jù)處理部分采用32位浮點(diǎn)型DSP芯片-TMS320VC33，數(shù)據(jù)存儲部分采用了大容量的FLASH芯片——K9F2808UOA，數(shù)據(jù)顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。 為了擴(kuò)展系統(tǒng)的通信能力，通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實(shí)序列FFT算法，用C語言進(jìn)行編程。最后部分是進(jìn)行軟硬件的聯(lián)合調(diào)試，并在此基礎(chǔ)上進(jìn)行了FFT算法實(shí)現(xiàn)。 論文結(jié)尾以實(shí)際的實(shí)驗(yàn)曲線分析驗(yàn)證了算法的正確性，同時針對實(shí)驗(yàn)中產(chǎn)生的誤差找出了原因，并提出了解決的方法。實(shí)驗(yàn)結(jié)果表明采用浮點(diǎn)DSP實(shí)現(xiàn)FFT算法方便且有較高的實(shí)時性，可以應(yīng)用到電力系統(tǒng)諧波分析、振動測試及鐵路檢測等各個領(lǐng)域。
標(biāo)簽： DSP FFT 浮點(diǎn)
上傳時間： 2013-04-24
上傳用戶：caixiaoxu26
60年代初，國際上首次將B超診斷儀應(yīng)用于臨床診斷，40多年來B超診斷儀的發(fā)展極為迅速。隨著數(shù)字信號處理及計(jì)算機(jī)技術(shù)的發(fā)展，目前國際上先進(jìn)水平的超聲診斷設(shè)備幾乎每一個環(huán)節(jié)都包含著數(shù)字信號處理的內(nèi)容，研制全數(shù)字化的超聲診斷設(shè)備已成為發(fā)展趨勢。 @@ 基于FPGA及嵌入式操作系統(tǒng)的全數(shù)字超聲診斷系統(tǒng)具有技術(shù)含量高、便攜的特點(diǎn)，可用數(shù)字硬件電路來實(shí)現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實(shí)時處理。 @@ 本文從超聲診斷原理入手，在對超聲診斷系統(tǒng)中的幾個關(guān)鍵技術(shù)進(jìn)行分析的基礎(chǔ)上，重點(diǎn)研究開發(fā)超聲診斷系統(tǒng)中數(shù)字信號處理部分的兩個核心算法。以FPGA芯片為載體，在Quartus Ⅱ平臺中采用Verilog HDL語言進(jìn)行編程并仿真驗(yàn)證，分別實(shí)現(xiàn)了數(shù)字FIR濾波器及CORDIC坐標(biāo)變換兩個模塊的功能。另外，采用Verilog HDL語言對應(yīng)用于圖像顯示模塊的SPI接口進(jìn)行了編程設(shè)計(jì)，編譯下載至FPGA中，最終實(shí)現(xiàn)了與ARM A8的OMPG3530板之間高速串行數(shù)據(jù)的傳輸。 @@ 采用在單片F(xiàn)PGA芯片內(nèi)實(shí)現(xiàn)數(shù)字式超聲診斷部分核心算法并與高性能ARMA8處理器相配合的數(shù)字信號處理解決方案，具有高速度、高精度、高集成度、便攜的特點(diǎn)，為全數(shù)字化便攜超聲診斷設(shè)備的研制打下了基礎(chǔ)。 @@關(guān)鍵詞：超聲診斷系統(tǒng)；FPGA；數(shù)字FIR濾波器；CORDIC算法；SPI總線
標(biāo)簽： FPGA 全數(shù)字 超聲診斷系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：hxy200501
電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時間時需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過飽和情況下的歸一化處理過程，同時，在整個SVPWM算法中還包含了無理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會產(chǎn)生大量計(jì)算誤差，對高精度實(shí)時控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時間長，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。 本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。
標(biāo)簽： FPGACPLD SVPWM 算法優(yōu)化
上傳時間： 2013-07-30
上傳用戶：15953929477
圖像壓縮 h264等壓縮算法源碼 c語言源碼
標(biāo)簽： MPEG4 G729 h263 h264
上傳時間： 2013-05-25
上傳用戶：s363994250
PID算法在AVR單片機(jī)上的應(yīng)用，風(fēng)機(jī)的閉環(huán)控制
標(biāo)簽： PID AVR 算法
上傳用戶：aa17807091
隨著數(shù)字化技術(shù)的飛速發(fā)展，數(shù)字視頻信號的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實(shí)現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善，但相對與快速增長的視頻業(yè)務(wù)而言，網(wǎng)絡(luò)帶寬資源仍然是遠(yuǎn)遠(yuǎn)不夠的。2003年3月，新一代視頻壓縮標(biāo)準(zhǔn)H．264/AVC的推出，使視頻壓縮研究進(jìn)入了一個新的層次。H．264標(biāo)準(zhǔn)中包含了很多先進(jìn)的視頻壓縮編碼方法，與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進(jìn)步。在相同視覺感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡(luò)友好性。然而，高編碼壓縮率是以很高的計(jì)算復(fù)雜度為代價的，H．264標(biāo)準(zhǔn)的計(jì)算復(fù)雜度約為H．263的3倍，所以在實(shí)際應(yīng)用中必須對其算法進(jìn)行優(yōu)化以減低其計(jì)算復(fù)雜度。 @@ 本文首先介紹了H．264標(biāo)準(zhǔn)的研究背景，分析了國內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標(biāo)準(zhǔn)的理論知識、關(guān)鍵技術(shù)分別進(jìn)行了介紹。 @@ 對H．264塊匹配運(yùn)動估計(jì)算法進(jìn)行研究，對經(jīng)典的塊匹配運(yùn)動估計(jì)算法通過對比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對塊匹配運(yùn)動估計(jì)全搜索算法的VLSI結(jié)構(gòu)的特點(diǎn)，提出改進(jìn)的塊匹配運(yùn)動估計(jì)全搜索算法。本文基于對數(shù)據(jù)流的分析，對硬件尋址進(jìn)行了研究。通過一次完整的全搜索數(shù)據(jù)流分析，改進(jìn)的塊匹配運(yùn)動估計(jì)算法在時鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺對整像素運(yùn)動估計(jì)模塊進(jìn)行了研究。首先對運(yùn)動估計(jì)模塊結(jié)構(gòu)進(jìn)行了功能子模塊劃分；然后對每個子模塊進(jìn)行設(shè)計(jì)和仿真和對整個運(yùn)動估計(jì)模塊進(jìn)行聯(lián)合仿真驗(yàn)證。 @@關(guān)鍵詞：H．264；FPGA；QuartusⅡ；幀間預(yù)測；運(yùn)動估計(jì)；塊匹配
標(biāo)簽： H264 FPGA 幀間預(yù)測
上傳用戶：zttztt2005
隨著中國二代導(dǎo)航系統(tǒng)的建設(shè)，衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個行業(yè)，具有自主知識產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機(jī)的研究與設(shè)計(jì)是該領(lǐng)域的一個研究熱點(diǎn)。在接收機(jī)的設(shè)計(jì)中，對于成熟技術(shù)將利用ASIC芯片進(jìn)行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機(jī)技術(shù)，特別是在需要利用接收機(jī)平臺進(jìn)行提高接收機(jī)性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進(jìn)行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路，著重進(jìn)行了其中一個捕獲通道的設(shè)計(jì)和實(shí)現(xiàn)。 GPS信號捕獲時間是影響GPS接收機(jī)性能的一個關(guān)鍵因素，尤其是在高動態(tài)和實(shí)時性要求高的應(yīng)用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統(tǒng)進(jìn)行總體功能劃分和結(jié)構(gòu)設(shè)計(jì)，并采用自底向上的方法對系統(tǒng)進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證。 本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺，以ISE9.2i為軟件開發(fā)平臺，采用Verilog HDL編程實(shí)現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計(jì)制作了GPS中頻信號產(chǎn)生平臺。該平臺可實(shí)時地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。 本課題主要是基于采樣率變換和FFT實(shí)現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點(diǎn)FFT IP核對C/A碼進(jìn)行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設(shè)計(jì)時，合理地采用FPGA設(shè)計(jì)思想與技巧優(yōu)化系統(tǒng)。基于實(shí)用性的要求，詳細(xì)的給出了基于FFT的GPS并行捕獲各個模塊的實(shí)現(xiàn)原理、實(shí)現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達(dá)到降低系統(tǒng)硬件資源，能夠快速、高效地實(shí)現(xiàn)對GPS C/A碼捕獲的要求。 本研究是導(dǎo)航研究所承擔(dān)的國家863課題“利用多徑信號提高GNSS接收機(jī)性能的新技術(shù)研究”中關(guān)于接收機(jī)信號捕獲算法的一部分，對接收機(jī)的設(shè)計(jì)具有一定的參考價值。
標(biāo)簽： GPSCA FPGA FFT
上傳時間： 2013-07-22
上傳用戶：user08x
矩陣運(yùn)算是描述許多工程問題中不可缺少的數(shù)學(xué)關(guān)系，矩陣運(yùn)算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點(diǎn)，并且隨著動態(tài)可配置技術(shù)的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是具有很大的現(xiàn)實(shí)意義，能夠?yàn)楦咚龠\(yùn)算應(yīng)用提供技術(shù)支持。 為了提高研究成果的實(shí)用性與商用性，本文主要針對某種體積小、運(yùn)算速度和性能要求很高的特殊場合設(shè)計(jì)并實(shí)現(xiàn)基于FPGA的矩陣運(yùn)算功能。通過系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計(jì)原理、DSP接口、IEEE-754標(biāo)準(zhǔn)，深入學(xué)習(xí)浮點(diǎn)數(shù)及矩陣的基礎(chǔ)運(yùn)算以及硬件編程語言等內(nèi)容，根據(jù)矩陣運(yùn)算的特點(diǎn)和原理，討論了硬件設(shè)計(jì)方面重點(diǎn)對具體核心器件結(jié)構(gòu)、特點(diǎn)以及有關(guān)FPGA的設(shè)計(jì)流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容，確定了基于FPGA浮點(diǎn)運(yùn)算及矩陣運(yùn)算單元的Verilog HDL設(shè)計(jì)方法，在Quartus II平臺上對其仿真、記錄運(yùn)算結(jié)果，并對采集到的數(shù)據(jù)結(jié)果進(jìn)行了深入分析與總結(jié)。 本設(shè)計(jì)通過幾種矩陣算法利用FPGA和MATLAB分別進(jìn)行了實(shí)現(xiàn)測試，驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，證明了本設(shè)計(jì)中矩陣運(yùn)算速率的實(shí)用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個領(lǐng)域應(yīng)用打下良好基礎(chǔ)。
標(biāo)簽： FPGA 矩陣運(yùn)算 算法研究
上傳用戶：xuanjie
PID算法自從問世以來，一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展，PID算法也得到了長足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法，針對特定的控制領(lǐng)域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時隨著微電子技術(shù)的發(fā)展，現(xiàn)場可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟，為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實(shí)現(xiàn)提供了可能性，同時節(jié)省了外圍的電路，使算法模塊的集成度大大提高。 本文針對當(dāng)前國內(nèi)外在算法研究方面的熱點(diǎn)問題，對模糊PID算法進(jìn)行了深入的分析和研究。通過對汽輪機(jī)調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析，對其進(jìn)行了數(shù)學(xué)建模。采用某汽輪機(jī)的實(shí)際設(shè)計(jì)運(yùn)行參數(shù)，利用Matlab仿真軟件，對該汽輪機(jī)的數(shù)學(xué)模型進(jìn)行了甩負(fù)荷動態(tài)特性仿真。仿真結(jié)果表明，模糊PID可以更好地解決汽輪發(fā)電機(jī)組在甩負(fù)荷過程中由于機(jī)組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動作，使得汽輪發(fā)電機(jī)組意外停機(jī)的問題，能夠保證汽輪發(fā)電機(jī)組在意外甩負(fù)荷時機(jī)組正常的機(jī)械運(yùn)轉(zhuǎn)。根據(jù)模糊控制理論的特點(diǎn)及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實(shí)現(xiàn)模糊PID算法的具體實(shí)現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上，選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片，利用分層模塊化設(shè)計(jì)思想，在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中，利用原理圖設(shè)計(jì)輸入和VHDL設(shè)計(jì)輸入相結(jié)合的方式實(shí)現(xiàn)了模糊PID控制算法，同時分別對實(shí)現(xiàn)的各個功能模塊和整個算法模塊進(jìn)行了功能時序仿真。根據(jù)仿真結(jié)果分析，該設(shè)計(jì)實(shí)現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實(shí)現(xiàn)很好的避免了因CPU或者其它問題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問題，提高了控制的可靠性。同時加強(qiáng)了模塊的通用性，減少了系統(tǒng)硬件開發(fā)周期，節(jié)省了外圍設(shè)備的電路，降低了設(shè)計(jì)開發(fā)成本。
標(biāo)簽： FPGA PID 模糊
上傳時間： 2013-07-21
上傳用戶：thinode
全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導(dǎo)航定位系統(tǒng)，具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位功能，能夠?yàn)閺V大用戶提供精確的三維坐標(biāo)、速度和時間信息。因此，GPS系統(tǒng)被廣泛地應(yīng)用于生活中的各個領(lǐng)域。GPS系統(tǒng)用戶主要是各種型號的接收機(jī)，而捕獲跟蹤技術(shù)是接收機(jī)的關(guān)鍵技術(shù)，同時也是一個技術(shù)難點(diǎn)。在GPS接收機(jī)中，導(dǎo)航電文是用戶定位和導(dǎo)航的數(shù)據(jù)基礎(chǔ)，為了得到導(dǎo)航電文必須要對GPS信號進(jìn)行捕獲跟蹤。本文詳細(xì)研究了GPS信號捕獲跟蹤技術(shù)，并進(jìn)行了FPGA設(shè)計(jì)。 @@ 本文首先概述了GPS系統(tǒng)信號結(jié)構(gòu)和GPS接收機(jī)工作原理，對GPS信號調(diào)制機(jī)理進(jìn)行詳細(xì)地闡述，重點(diǎn)分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎(chǔ)理論，重點(diǎn)研究時域滑動相關(guān)捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數(shù)的GPS中頻發(fā)生器，并在此平臺上，對GPS信號時域滑動相關(guān)捕獲算法進(jìn)行仿真與分析。 @@ 接著重點(diǎn)研究了GPS信號跟蹤技術(shù)，系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結(jié)構(gòu)框圖以及算法。在碼跟蹤環(huán)路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機(jī)理。在載波跟蹤環(huán)路中選用對導(dǎo)航電文數(shù)據(jù)相位翻轉(zhuǎn)不敏感的科斯塔斯環(huán)，并用數(shù)學(xué)模型分析GPS信號的解調(diào)過程。之后對整個跟蹤環(huán)路進(jìn)行MATLAB仿真，結(jié)果表明環(huán)路參數(shù)設(shè)計(jì)滿足要求，并能成功解調(diào)出GPS導(dǎo)航電文。 @@ 最后本文在QuartusII環(huán)境下完成對GPS信號捕獲跟蹤系統(tǒng)的FPGA設(shè)計(jì)。根據(jù)對相關(guān)器硬件結(jié)構(gòu)框架，對算法中各個模塊的實(shí)現(xiàn)進(jìn)行詳細(xì)的說明，包括頂層設(shè)計(jì)到CA碼、NCO等重要模塊設(shè)計(jì)，并給出了仿真結(jié)果。 @@關(guān)鍵詞：GPS接收機(jī)；捕獲；跟蹤；MATLAB仿真：FPGA
標(biāo)簽： FPGA GPS 接收機(jī)
上傳時間： 2013-06-16
上傳用戶：jacking
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<center id="icooo"></center>
