基于FPGA的RSA密碼算法的模冪模乘的快速實(shí)現(xiàn)
標(biāo)簽： RSA 模 密碼算法 快速實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：xuanjie
Multisim11.0加破解及漢化補(bǔ)丁
上傳時(shí)間： 2013-04-24
上傳用戶：franktu
詳細(xì)描述了4個(gè)模塊化編程的實(shí)例，包括LED閃爍、led漸亮漸暗、電子時(shí)鐘。是從入門級(jí)到高級(jí)編程的一個(gè)很好實(shí)例示范
上傳時(shí)間： 2013-05-28
上傳用戶：yd19890720
數(shù)字信道化接收機(jī)具有監(jiān)視頻段寬、靈敏度高、動(dòng)態(tài)范圍大和能夠處理多個(gè)同時(shí)到達(dá)信號(hào)等優(yōu)點(diǎn)，是當(dāng)今雷達(dá)偵察接收機(jī)的主要研究方向。在數(shù)字信道化偵察接收系統(tǒng)中，從輸出中頻信號(hào)到變換至基帶信號(hào)的信號(hào)預(yù)處理部分主要有兩...
標(biāo)簽： 寬帶 偵察接收機(jī) 數(shù)字信道化
上傳時(shí)間： 2013-06-16
上傳用戶：碉堡1234
·基于MATLAB的可視化凸輪曲線設(shè)計(jì)程序
標(biāo)簽： MATLAB 可視化 凸輪 設(shè)計(jì)程序
上傳時(shí)間： 2013-07-28
上傳用戶：yerik
·詳細(xì)說明：本代碼提供了拉普拉斯銳化（邊緣檢測）的實(shí)例程序和數(shù)據(jù)及結(jié)果
標(biāo)簽： 拉普拉斯 實(shí)例程序 邊緣檢測 數(shù)據(jù)
上傳時(shí)間： 2013-07-25
上傳用戶：love1314
隨著圖像采集系統(tǒng)的廣泛應(yīng)用，人們對(duì)CCD探測系統(tǒng)的要求日益提高。傳統(tǒng)的CCD探測系統(tǒng)由于結(jié)構(gòu)復(fù)雜，造價(jià)較高，己不能滿足日益廣泛的應(yīng)用需要。本文設(shè)計(jì)了一套基于單片F(xiàn)PGA的小型化與經(jīng)濟(jì)化的CCD探測系統(tǒng)，能夠滿足空間光強(qiáng)的測量并實(shí)現(xiàn)光信號(hào)的識(shí)別和處理。 本文研究了CCD探測系統(tǒng)的基本結(jié)構(gòu)。設(shè)計(jì)了基于單片F(xiàn)PGA的CCD探測系統(tǒng)的硬件電路原理圖，完成了硬件電路板制作與調(diào)試。系統(tǒng)FPGA選用Altera公司的低成本FPGA芯片EP2C20Q240，電路板采用雙層板設(shè)計(jì)，實(shí)現(xiàn)了CCD探測系統(tǒng)的小型化與經(jīng)濟(jì)化的目標(biāo)。利用FPGA器件實(shí)現(xiàn)了CCD驅(qū)動(dòng)時(shí)序脈沖的設(shè)計(jì)、實(shí)現(xiàn)了單采樣與相關(guān)雙采樣的控制程序設(shè)計(jì)，利用FPGA的數(shù)字信號(hào)處理功能實(shí)現(xiàn)了相關(guān)雙采樣的信號(hào)處理?；贔PGA的可編程特性，在不改變外部電路的基礎(chǔ)上，通過程序的改變，對(duì)CCD驅(qū)動(dòng)頻率、模數(shù)轉(zhuǎn)換器采樣時(shí)刻的選擇進(jìn)行方便調(diào)節(jié)。系統(tǒng)與上位機(jī)的數(shù)據(jù)傳輸接口采用了網(wǎng)絡(luò)傳輸方案，充分發(fā)揮了網(wǎng)絡(luò)傳輸?shù)倪h(yuǎn)距離傳輸、遠(yuǎn)程訪問、信息共享等優(yōu)勢，系統(tǒng)采用基于FPGA的NiosⅡ嵌入式處理器系統(tǒng)，通過對(duì)其應(yīng)用軟件的開發(fā)，實(shí)現(xiàn)了系統(tǒng)與上位機(jī)之間數(shù)據(jù)的可靠性傳輸。
標(biāo)簽： FPGA CCD 探測系統(tǒng)
上傳時(shí)間： 2013-08-06
上傳用戶：hainan_256
隨著經(jīng)濟(jì)的發(fā)展，科學(xué)技術(shù)的進(jìn)步，永磁電機(jī)的研發(fā)和控制技術(shù)都有了快速的發(fā)展。永磁電機(jī)的發(fā)展也帶來了永磁電機(jī)控制器的發(fā)展，電機(jī)控制器已經(jīng)由傳統(tǒng)的模擬元件控制器，逐漸轉(zhuǎn)向數(shù)?；旌峡刂破?、全數(shù)字控制器。基于現(xiàn)場可編程門陣列(FPGA——Field Programmable Gate Array)的新一代數(shù)字電機(jī)控制技術(shù)得到越來越多的關(guān)注?，F(xiàn)在的FPGA不僅實(shí)現(xiàn)了軟件需求和硬件設(shè)計(jì)的完美集合，還實(shí)現(xiàn)了高速與靈活性的完美結(jié)合，使其已超越了ASIC器件的性能和規(guī)模。在工業(yè)控制領(lǐng)域，F(xiàn)PGA雖然起步較晚，但是發(fā)展勢頭迅猛。 本文在介紹了傳統(tǒng)無刷直流電機(jī)控制技術(shù)的基礎(chǔ)上，分析了采用FPGA實(shí)現(xiàn)電機(jī)控制的優(yōu)點(diǎn)。詳細(xì)介紹了使用硬件編程語言，在FPGA中編程實(shí)現(xiàn)永磁無刷直流電機(jī)速度閉環(huán)控制的各個(gè)關(guān)鍵環(huán)節(jié)，如：PI調(diào)節(jié)器、數(shù)字PWM等等。在實(shí)現(xiàn)永磁無刷直流電機(jī)速度閉環(huán)控制的同時(shí)，將速度檢測環(huán)節(jié)采用FPGA實(shí)現(xiàn)，減小了系統(tǒng)硬件開銷。在實(shí)現(xiàn)單臺(tái)永磁無刷直流電機(jī)速度閉環(huán)控制的基礎(chǔ)上，本文在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了多臺(tái)永磁無刷直流電機(jī)的速度閉環(huán)獨(dú)立控制系統(tǒng)。介紹了采用FPGA進(jìn)行多臺(tái)電機(jī)控制具有獨(dú)特的優(yōu)勢，這些優(yōu)勢使得FPGA在實(shí)現(xiàn)多臺(tái)電機(jī)控制時(shí)非常方便，具有單片機(jī)(MCU)和數(shù)字信號(hào)處理器(DSP)無法比擬的優(yōu)點(diǎn)。文中對(duì)基于FPGA的單臺(tái)和多臺(tái)永磁無刷直流電機(jī)控制系統(tǒng)分別進(jìn)行了實(shí)驗(yàn)驗(yàn)證。 FPGA編程靈活，設(shè)計(jì)方便，本文在FPGA中實(shí)現(xiàn)了各種不同的PWM調(diào)制方式。從電路方面詳細(xì)分析了采用不同的PWM調(diào)制，換相時(shí)無刷直流電機(jī)母線的反向電流問題。借助FPGA平臺(tái)，對(duì)各種PWM調(diào)制方式進(jìn)行了實(shí)驗(yàn)，對(duì)理論分析進(jìn)行了驗(yàn)證。 另外，本文介紹了目前非常流行的一種FPGA圖形化設(shè)計(jì)方法，即基于XSG(Xilinx System Generator)的FPGA設(shè)計(jì)。這種設(shè)計(jì)方法具有圖形化、模塊化的優(yōu)點(diǎn)，大大方便了用戶的FPGA開發(fā)設(shè)計(jì)。在XSG中建立的仿真系統(tǒng)，區(qū)別于傳統(tǒng)的Simulink仿真，可以直接生成相應(yīng)的硬件編程語言代碼下載到FPGA中運(yùn)行。本文借助XSG軟件設(shè)計(jì)在XSG/Simulink中實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的混合建模算法，并進(jìn)行了仿真。
標(biāo)簽： FPGA 永磁電機(jī) 控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：wangyi39
隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計(jì)門檻，而且縮短了開發(fā)周期，提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢。本文針對(duì)常見雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個(gè)方面展開研究：首先對(duì)基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究，給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢，并對(duì)本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對(duì)FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對(duì)比，全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上，使用System Generator對(duì)數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞：雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP
標(biāo)簽： FPGA 模型 雷達(dá)信號(hào)
上傳時(shí)間： 2013-07-25
上傳用戶：zhangsan123
·詳細(xì)說明：語音識(shí)別:語音矢量化及算法及與原文件的矢量對(duì)比功能源代碼文件列表: BShvoice ........\Debug ........\dllSudx.h ........\dllSudx.lib ........\SHvoice.cpp ........\SHvoice.dsp ......
上傳時(shí)間： 2013-07-10
上傳用戶：博雅abcd
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
