浮點(diǎn)型的乘法器,采用VHDL語(yǔ)言描述浮點(diǎn)型的乘法器,文中包含測(cè)試文件
浮點(diǎn)型的乘法器,采用VHDL語(yǔ)言描述浮點(diǎn)型的乘法器,文中包含測(cè)試文件...
模擬乘法器技術(shù)資料
?? 資源總數(shù)：9815
?? 源代碼：13031
?? 模擬乘法器全部資料 (9815個(gè))
booth 乘法器 不同于傳統(tǒng)的算法實(shí)現(xiàn)
booth 乘法器 不同于傳統(tǒng)的算法實(shí)現(xiàn)...
該模型用于搭建了一個(gè)基于時(shí)分割乘法器的電子式電能表的模型
該模型用于搭建了一個(gè)基于時(shí)分割乘法器的電子式電能表的模型...
使用硬件實(shí)現(xiàn),效率較高的乘法器,通過FPGA驗(yàn)證的
使用硬件實(shí)現(xiàn),效率較高的乘法器,通過FPGA驗(yàn)證的...
16位乘法器 16位乘法器 16位乘法器
16位乘法器 16位乘法器 16位乘法器...
里面是一個(gè)FIR濾波器的設(shè)計(jì)報(bào)告 里面有具體的 代碼 等等 加法器 乘法器 見發(fā)起 等等 承平
里面是一個(gè)FIR濾波器的設(shè)計(jì)報(bào)告 里面有具體的 代碼 等等 加法器 乘法器 見發(fā)起 等等 承平...
高效結(jié)構(gòu)的多輸入浮點(diǎn)乘法器在FPGA上的實(shí)現(xiàn)
高效結(jié)構(gòu)的多輸入浮點(diǎn)乘法器在FPGA上的實(shí)現(xiàn)...
八位乘法器VHDL語(yǔ)言實(shí)現(xiàn)。使用的工具的ISE7.1
八位乘法器VHDL語(yǔ)言實(shí)現(xiàn)。使用的工具的ISE7.1，實(shí)現(xiàn)八乘八的位相乘。...
用VHDL語(yǔ)言編寫的一個(gè)乘法器校程序 是基于BOOTH算法的
用VHDL語(yǔ)言編寫的一個(gè)乘法器校程序 是基于BOOTH算法的...
booth乘法器： 16*16有符號(hào)乘法器
booth乘法器： 16*16有符號(hào)乘法器，Booth編碼，簡(jiǎn)單陣列，Ripple Carry Adder...