設(shè)計了一個基于FPGA的單精度浮點數(shù)乘法器.設(shè)計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計在Altera DE2開發(fā)板上進行了驗證.
標(biāo)簽：
FPGA
精度
浮點數(shù)
乘法器設(shè)計
上傳時間：
2013-10-09
上傳用戶：xjy441694216
