EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。
資源簡介：EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。
上傳時間： 2013-10-17
上傳用戶：牛津鞋
資源簡介：EDA課程設(shè)計(jì)8位十進(jìn)制乘法器。
上傳時間： 2013-10-09
上傳用戶：ZOULIN58
資源簡介：該源碼實(shí)現(xiàn)了一個8*8位的乘法器，在實(shí)現(xiàn)的過程中用到了宏單元
上傳時間： 2013-12-28
上傳用戶：bakdesec
資源簡介：移位相加8位硬件乘法器電路設(shè)計(jì) 乘法器是數(shù)字系統(tǒng)中的基本邏輯器件，在很多應(yīng)用中都會出現(xiàn)如各種濾波器的設(shè)計(jì)、矩陣的運(yùn)算等。本實(shí)驗(yàn)設(shè)計(jì)一個通用的8位乘法器。
上傳時間： 2016-07-27
上傳用戶：牛津鞋
資源簡介：[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時鐘使能的4位加法計(jì)數(shù)器][9--數(shù)控分頻器][1...
上傳時間： 2014-09-06
上傳用戶：han_zh
資源簡介：在16位CPU環(huán)境下實(shí)現(xiàn)大數(shù)乘法（8位十進(jìn)制數(shù)乘8位十進(jìn)制數(shù)），乘數(shù)與被乘數(shù)由鍵盤輸入，計(jì)算結(jié)果向顯示器輸出。運(yùn)行環(huán)境：MASM6.11，Windows XP
上傳時間： 2014-08-11
上傳用戶：familiarsmile
資源簡介：8位十進(jìn)制顯示數(shù)字頻率計(jì)(帶周期)設(shè)計(jì)報(bào)告
上傳時間： 2014-12-24
上傳用戶：onewq
資源簡介：VHDL語言實(shí)現(xiàn)的16位快速乘法器
上傳時間： 2013-11-30
上傳用戶：yd19890720
資源簡介：定點(diǎn)開方程序.開方程序精度可以達(dá)到8位十進(jìn)制有效數(shù)字
上傳時間： 2014-01-13
上傳用戶：851197153
資源簡介：fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
上傳時間： 2015-09-03
上傳用戶：上善若水
資源簡介：8位的加法器設(shè)計(jì)，分4個工程完成的，用的是Quartus II軟件。
上傳時間： 2014-01-20
上傳用戶：myworkpost
資源簡介：用VHDL寫的一個32位并行乘法器的源代碼，已經(jīng)過驗(yàn)證，可以直接使用
上傳時間： 2014-01-06
上傳用戶：hoperingcong
資源簡介：32位并行乘法器的測試文件，已經(jīng)經(jīng)過驗(yàn)證，可以直接使用
上傳時間： 2014-01-10
上傳用戶：qilin
資源簡介：基于VHDL的8位十進(jìn)制頻率計(jì)的詳細(xì)設(shè)計(jì)。
上傳時間： 2016-03-19
上傳用戶：jjj0202
資源簡介：用VHADL和Verilog HDL實(shí)現(xiàn)帶進(jìn)位的8位加減法器。
上傳時間： 2016-07-12
上傳用戶：bruce
資源簡介：8位十進(jìn)制頻率計(jì),通過驗(yàn)證,目標(biāo)芯片EPF10KLC84-4
上傳時間： 2013-12-24
上傳用戶：lyy1234
資源簡介：基于BOOTH的32位快速乘法器的設(shè)計(jì)源碼
上傳時間： 2013-12-12
上傳用戶：pinksun9
資源簡介：32位元2進(jìn)位SIGNED乘法器32位元SIGNED乘法器
上傳時間： 2013-12-17
上傳用戶：皇族傳媒
資源簡介：學(xué)verilog時寫的8位十進(jìn)制頻率計(jì)，開發(fā)環(huán)境為quartus II6.0.
上傳時間： 2014-01-20
上傳用戶：氣溫達(dá)上千萬的
資源簡介：用impulse c編寫的18x18位的乘法器。
上傳時間： 2014-01-14
上傳用戶：jiahao131
資源簡介：本程序是11位帶符號位的乘法器，其中最高位為符號位(sign)，中間7位是指數(shù)部分(Exponent)，最后3位是尾數(shù)(Matissa)。表示數(shù)據(jù)的范圍是-2^-63-----+2^64.該工程文件有完整的程序，以及波形,驗(yàn)證正確。
上傳時間： 2013-12-31
上傳用戶：大三三
資源簡介：8位十進(jìn)制數(shù)字頻率計(jì) 測量頻率范圍在1HZ—1MHZ之間
上傳時間： 2017-06-04
上傳用戶：aeiouetla
資源簡介：用VERILOG寫的8位十進(jìn)制頻率計(jì) 注釋非常清晰 有助菜鳥學(xué)習(xí)
上傳時間： 2013-12-09
上傳用戶：1966640071
資源簡介：采用測頻法設(shè)計(jì)一個8位十進(jìn)制數(shù)字顯示的數(shù)字頻率計(jì)。測量范圍1-499999hz。
上傳時間： 2017-07-28
上傳用戶：Thuan
資源簡介：8位十進(jìn)制頻率計(jì)數(shù)器畢業(yè)設(shè)計(jì)，不會 的同學(xué)可以來看下
上傳時間： 2015-04-21
上傳用戶：宋威震123
資源簡介：vhdl 8 位乘法器。?vhdl 8 位乘法器。?vhdl 8 位乘法器。?vhdl 8 位乘法器。?vhdl 8 位乘法器。?vhdl 8 位乘法器。?
上傳時間： 2015-04-22
上傳用戶：wyqhjj
資源簡介：8位相 加乘法器，具有高速，占用資源較少的優(yōu)點(diǎn)
上傳時間： 2014-08-06
上傳用戶：zhangjinzj
資源簡介：這是我最近買的一套CPLD開發(fā)板VHDL源程序并附上開發(fā)板的原理圖,希望對你是一個很好的幫助!其中內(nèi)容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進(jìn)制轉(zhuǎn)BCD碼,加法器,減法器,簡單狀態(tài)機(jī),四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關(guān),串口,蜂鳴器,矩陣鍵盤,跑...
上傳時間： 2015-07-23
上傳用戶：李夢晗
資源簡介：時序乘法器,8位x8位,vhdl語言.仿真驗(yàn)證過了.多多交流!
上傳時間： 2014-01-14
上傳用戶：lingzhichao
資源簡介：4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復(fù)位的狀態(tài) 機(jī),元件例化與層次設(shè)計(jì),最高優(yōu)先級編碼器
上傳時間： 2014-12-07
上傳用戶：pompey
