亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

模擬<b>IC芯片</b>

  • jk-b交通信號(hào)控制機(jī)原理圖-1.3M.zip

    專輯類-實(shí)用電子技術(shù)專輯-385冊(cè)-3.609G jk-b交通信號(hào)控制機(jī)原理圖-1.3M.zip

    標(biāo)簽: jk-b 1.3 zip 交通信號(hào)

    上傳時(shí)間: 2013-08-02

    上傳用戶:zhf1234

  • 21世紀(jì)大學(xué)新型參考教材系列-集成電路B-荒井-159頁(yè)-2.8M.pdf

    專輯類-電子基礎(chǔ)類專輯-153冊(cè)-2.20G 21世紀(jì)大學(xué)新型參考教材系列-集成電路B-荒井-159頁(yè)-2.8M.pdf

    標(biāo)簽: 159 2.8 大學(xué)

    上傳時(shí)間: 2013-05-16

    上傳用戶:pkkkkp

  • 三次B樣條曲線.rar

    三次B樣條曲線源代碼,C語(yǔ)言編寫的三次B樣條曲線源代碼,希望大家喜歡。

    標(biāo)簽:

    上傳時(shí)間: 2013-07-13

    上傳用戶:chengli008

  • 基于FPGA的分布式采集系統(tǒng)時(shí)鐘同步控制技術(shù)研究與實(shí)現(xiàn).rar

    隨著電子技術(shù)的快速發(fā)展,各種電子設(shè)備對(duì)時(shí)間精度的要求日益提升。在衛(wèi)星發(fā)射、導(dǎo)航、導(dǎo)彈控制、潛艇定位、各種觀測(cè)、通信等方面,時(shí)鐘同步技術(shù)都發(fā)揮著極其重要的作用,得到了廣泛的推廣。對(duì)于分布式采集系統(tǒng)來(lái)說(shuō),中心主站需要對(duì)來(lái)自于不同采集設(shè)備的采集數(shù)據(jù)進(jìn)行匯總和分析,得到各個(gè)采集點(diǎn)對(duì)同一事件的采集時(shí)間差異,通過對(duì)該時(shí)間差異的分析,最終做出對(duì)事件的準(zhǔn)確判斷。如果分布式采集系統(tǒng)中的各個(gè)采集設(shè)備不具有統(tǒng)一的時(shí)鐘基準(zhǔn),那么得到的各個(gè)采集時(shí)間差異就不能反映出實(shí)際情況,中心主站也無(wú)法準(zhǔn)確地對(duì)事件進(jìn)行分析和判斷,甚至得出錯(cuò)誤的結(jié)論。因此,時(shí)鐘同步是分布式采集系統(tǒng)正常運(yùn)作的必要前提。 目前國(guó)內(nèi)外時(shí)鐘同步領(lǐng)域常用的技術(shù)有GPS授時(shí)技術(shù),鎖相環(huán)技術(shù)和IRIG-B 碼等。GPS授時(shí)技術(shù)雖然精度高,抗干擾性強(qiáng),但是由于需要專用的GPS接收機(jī),若單純使用GPS 授時(shí)技術(shù)做時(shí)鐘同步,就需要在每個(gè)采集點(diǎn)安裝接收機(jī),成本較高。鎖相環(huán)是一種讓輸出信號(hào)在頻率和相位上與輸入?yún)⒖夹盘?hào)同步的技術(shù),輸出信號(hào)的時(shí)鐘準(zhǔn)確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘?hào)。IRIG-B 碼是一種信息量大,適合傳輸?shù)臅r(shí)間碼,但是由于其時(shí)間精度低,不適合應(yīng)用于高精度時(shí)鐘同步的系統(tǒng)。基于上述分析,本文結(jié)合這三種常用技術(shù),提出了一種基于FPGA的分布式采集系統(tǒng)時(shí)鐘同步控制技術(shù)。該技術(shù)既保留了GPS 授時(shí)的高精確度和高穩(wěn)定性,又具備IRIG-B時(shí)間碼易傳輸和低成本的特性,為分布式采集系統(tǒng)中的時(shí)鐘同步提供了一種新的解決方案。 本文中的設(shè)計(jì)采用了Ublox公司的精確授時(shí)GPS芯片LEA-5T,通過對(duì)GPS芯片串行時(shí)間信息解碼,獲得準(zhǔn)確的UTC時(shí)間,并實(shí)現(xiàn)了分布式采集系統(tǒng)中各個(gè)采集設(shè)備的精確時(shí)間打碼。為了能夠使整個(gè)分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時(shí)鐘,本論文采用了數(shù)?;旌系逆i相環(huán)技術(shù),將GPS 接收芯片輸出的高精度秒信號(hào)作為參考基準(zhǔn),生成了與秒信號(hào)高精度同步的100MHZ 高頻時(shí)鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分,將B 碼的準(zhǔn)時(shí)標(biāo)志與GPS 秒信號(hào)同步,提高了IRIG-B 碼的時(shí)間精度。在分布式采集系統(tǒng)中,IRIG-B時(shí)間碼能直接通過串口或光纖將各個(gè)采集點(diǎn)時(shí)間與UTC時(shí)間統(tǒng)一,節(jié)約了各點(diǎn)布設(shè)GPS 接收機(jī)的高昂成本。最后,通過PC104總線對(duì)時(shí)鐘同步控制卡進(jìn)行了數(shù)據(jù)讀取和測(cè)試,通過實(shí)驗(yàn)結(jié)果的分析,提出了改進(jìn)方案。實(shí)驗(yàn)表明,改進(jìn)后的時(shí)鐘同步控制方案具有很高的時(shí)鐘同步精度,對(duì)時(shí)鐘同步技術(shù)有著重大的推進(jìn)意義!

    標(biāo)簽: FPGA 分布式 采集

    上傳時(shí)間: 2013-08-05

    上傳用戶:lz4v4

  • 基于ARM的全數(shù)字B型超聲診斷儀的設(shè)計(jì)與研究

    超聲理論與技術(shù)的快速發(fā)展,使超聲設(shè)備不斷更新,超聲檢查已成為預(yù)測(cè)和評(píng)價(jià)疾病及其治療結(jié)果不可缺少的重要方法。超聲診斷技術(shù)不僅具有安全、方便、無(wú)損、廉價(jià)等優(yōu)點(diǎn),其優(yōu)越性還在于它選用診斷參數(shù)的多樣性及其在工程上實(shí)現(xiàn)的靈活性。 全數(shù)字B超診斷儀基于嵌入式ARM9+FPGA硬件平臺(tái)、LINUX嵌入式操作系統(tǒng),是一種新型的、操作方便的、技術(shù)含量高的機(jī)型。它具有現(xiàn)有黑白B超的基本功能,能夠?qū)Τ暬夭〝?shù)據(jù)進(jìn)行靈活的處理,從而使操作更加方便,圖象質(zhì)量進(jìn)一步提高,并為遠(yuǎn)程醫(yī)療、圖像存儲(chǔ)、拷貝等打下基礎(chǔ),是一種很有發(fā)展前景、未來(lái)市場(chǎng)的主打產(chǎn)品。全數(shù)字B型超聲診斷儀的基本技術(shù)特點(diǎn)是用數(shù)字硬件電路來(lái)實(shí)現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實(shí)時(shí)處理,它的實(shí)現(xiàn)主要倚重于FPGA技術(shù)?,F(xiàn)在FPGA已經(jīng)成為多種數(shù)字信號(hào)處理(DSP)應(yīng)用的強(qiáng)有力解決方案。硬件和軟件設(shè)計(jì)者可以利用可編程邏輯開發(fā)各種DSP應(yīng)用解決方案??删幊探鉀Q方案可以更好地適應(yīng)快速變化的標(biāo)準(zhǔn)、協(xié)議和性能需求。 本論文首先闡述了醫(yī)療儀器發(fā)展現(xiàn)狀和嵌入式計(jì)算機(jī)體系結(jié)構(gòu)及發(fā)展?fàn)顩r,提出了課題研究?jī)?nèi)容和目標(biāo)。然后從B超診斷原理及全數(shù)字B超診斷儀設(shè)計(jì)入手深入分析了B型超聲診斷儀的系統(tǒng)的硬件體系機(jī)構(gòu)。對(duì)系統(tǒng)的總體框架和ARM模塊設(shè)計(jì)做了描述后,接著分析了超聲信號(hào)進(jìn)行數(shù)字化處理的各個(gè)子模塊、可編程邏輯器件的結(jié)構(gòu)特點(diǎn)、編程原理、設(shè)計(jì)流程以及ARM處理模塊和FPGA模塊的主要通訊接口。接著,本論文介紹了基于ARM9硬件平臺(tái)的LINUX嵌入式操作系統(tǒng)的移植和設(shè)備驅(qū)動(dòng)的開發(fā),詳細(xì)描述了B型超聲診斷儀的軟件環(huán)境的架構(gòu)及其設(shè)備驅(qū)動(dòng)的詳細(xì)設(shè)計(jì)。最后對(duì)整個(gè)系統(tǒng)的功能和特點(diǎn)進(jìn)行了總結(jié)和展望。

    標(biāo)簽: ARM 全數(shù)字 儀的設(shè)計(jì) 超聲診斷

    上傳時(shí)間: 2013-05-28

    上傳用戶:sssnaxie

  • 12位4通道并行串行模數(shù)轉(zhuǎn)換芯片ADS7824的原理及應(yīng)用

    ADS7824是美國(guó)BB公司生產(chǎn)的12位開關(guān)電容式逐次逼近型模/數(shù)轉(zhuǎn)換芯片.它具有與CPU的并行/串行接口,功耗低,片上資源豐富,接口靈活等特點(diǎn).文中詳細(xì)介紹了ADS7824的工作原理、引腳定義、工作

    標(biāo)簽: 7824 ADS 4通道 并行

    上傳時(shí)間: 2013-07-08

    上傳用戶:yy307115118

  • 基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)與實(shí)現(xiàn)

    隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來(lái)越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無(wú)法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語(yǔ)言設(shè)計(jì),通過前仿真和后仿真的驗(yàn)證.以30萬(wàn)門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.

    標(biāo)簽: FPGA 多路 傳輸 片的設(shè)計(jì)

    上傳時(shí)間: 2013-07-16

    上傳用戶:asdkin

  • 基于FPGA的計(jì)算機(jī)可編程外圍接口芯片的設(shè)計(jì)與實(shí)現(xiàn)

    隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場(chǎng)可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計(jì)算機(jī)接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點(diǎn),而且還具有獨(dú)特的用戶可編程能力,從而實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語(yǔ)言,設(shè)計(jì)并實(shí)現(xiàn)了計(jì)算機(jī)可編程并行接芯片8255的功能.設(shè)計(jì)采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個(gè)底層模塊采用RTL(Registers Transfer Language)級(jí)描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測(cè)試,完成了計(jì)算機(jī)可編程并行接芯片8255的功能.

    標(biāo)簽: FPGA 計(jì)算機(jī) 可編程 外圍接口

    上傳時(shí)間: 2013-06-08

    上傳用戶:asddsd

  • ITU-T G.729的一個(gè)實(shí)現(xiàn)例子(包括附錄b的vod檢測(cè)等功能)

    ·ITU-T G.729的一個(gè)實(shí)現(xiàn)例子(包括附錄b的vod檢測(cè)等功能)-ITU-T g.729 example, include VOD detect of reference B, etc.文件列表(點(diǎn)擊判斷是否您需要的文件):   g729b_v14   .........\acelp_co.c   .........\basic_op.c   .....

    標(biāo)簽: ITU-T nbsp 729 vod

    上傳時(shí)間: 2013-05-20

    上傳用戶:Garfield

  • 基于MATLAB的B樣條小波程序的實(shí)現(xiàn)

    · 摘要:  MATLAB是一種建立在向量、數(shù)組、矩陣基礎(chǔ)上,面向科學(xué)和工程計(jì)算的高級(jí)語(yǔ)言,為科學(xué)研究和工程計(jì)算提供了一個(gè)方便有效的工具.該文簡(jiǎn)要介紹了B樣條和B樣條小波的構(gòu)成,并利用MATLAB語(yǔ)言編寫了繪制任意階B樣條和B樣條小波圖形的程序.  

    標(biāo)簽: MATLAB 程序

    上傳時(shí)間: 2013-04-24

    上傳用戶:sqq

主站蜘蛛池模板: 故城县| 溧水县| 江西省| 台南市| 保山市| 祁阳县| 江都市| 临沭县| 那曲县| 白河县| 辽宁省| 巨野县| 文成县| 云南省| 务川| 灌云县| 微博| 蕲春县| 建阳市| 敖汉旗| 新兴县| 大邑县| 元氏县| 渭源县| 库尔勒市| 蓬溪县| 东兴市| 阿拉善左旗| 金平| 丰宁| 太谷县| 固镇县| 甘孜| 上思县| 阿瓦提县| 杨浦区| 黔西县| 屏山县| 车致| 元江| 年辖:市辖区|