是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
Description Calculate a+b Input Two integer a,b (0<=a,b<=101000) Output Output a + b Sample Input 5 7 Sample Output 12
標(biāo)簽： Description Calculate integer 101000
上傳時(shí)間： 2014-01-25
上傳用戶：tonyshao
此為UWB OFDM之發(fā)射端模擬仿真程序
標(biāo)簽： OFDM UWB 發(fā)射 模
上傳時(shí)間： 2016-07-10
上傳用戶：pkkkkp
這是 OEBX 使用在 Windows CE 上的範(fàn)例程式 可以正確的模擬與執(zhí)行
標(biāo)簽： Windows OEBX CE 程式
上傳時(shí)間： 2016-07-22
上傳用戶：氣溫達(dá)上千萬的
關(guān)於PHOTONIC CRYSTAL 之軟件模擬相關(guān)講義與說明
標(biāo)簽： PHOTONIC CRYSTAL 模
上傳時(shí)間： 2014-08-13
上傳用戶：huyiming139
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
街機(jī)模擬器mame源代碼，使用vc開發(fā)
標(biāo)簽： mame 模
上傳時(shí)間： 2016-09-01
上傳用戶：fxf126@126.com
一個(gè)單晶片8051模擬軟體,可以查看模擬的內(nèi)部外部RAM資料及暫存器資料,並設(shè)置斷點(diǎn) windows 平臺(tái)下執(zhí)行
標(biāo)簽： windows 8051 RAM 模
上傳時(shí)間： 2016-09-21
上傳用戶：壞天使kk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
