bl视频在线免费观看,亚洲综合色网站,精品3atv在线视频

模擬集成電路

向量矩陣運(yùn)算包電腦視覺常會使用到的向量矩陣的複雜運(yùn)算, 可利用此數(shù)學(xué)模組簡化你程式的複雜度是非常有用的工具

向量矩陣運(yùn)算包電腦視覺常會使用到的向量矩陣的複雜運(yùn)算, 可利用此數(shù)學(xué)模組簡化你程式的複雜度是非常有用的工具

標(biāo)簽： 向量模程式

上傳時間： 2016-03-19

上傳用戶：CHENKAI
89x51 or 8051 英文電子書 , 圖路及原程式

89x51 or 8051 英文電子書 , 圖路及原程式

標(biāo)簽： 89x51 8051 or 英文

上傳時間： 2013-12-30

上傳用戶：qq21508895
OPNET的介紹電子書

OPNET的介紹電子書，包含模組的創(chuàng)見和連結(jié)、網(wǎng)路協(xié)定的設(shè)計(jì)等介紹

標(biāo)簽： OPNET

上傳時間： 2014-01-08

上傳用戶：jcljkh
描述了一個用于微波傳輸設(shè)備的16QAM接收機(jī)解調(diào)芯片的FPGA實(shí)現(xiàn),芯片集成了定時恢復(fù)、載波恢復(fù)和自適應(yīng)盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達(dá)25M波特的符號速率

描述了一個用于微波傳輸設(shè)備的16QAM接收機(jī)解調(diào)芯片的FPGA實(shí)現(xiàn),芯片集成了定時恢復(fù)、載波恢復(fù)和自適應(yīng)盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達(dá)25M波特的符號速率,在一片EP1C12Q240C8(ALTERA)上實(shí)現(xiàn),即將用于量產(chǎn)的微波傳輸設(shè)備中。

標(biāo)簽： FPGA QAM DFE CMA

上傳時間： 2013-12-09

上傳用戶：chongcongying
AT89C51 AND ADC0808 8路模轉(zhuǎn)數(shù)顯示電路數(shù)碼管顯示

AT89C51 AND ADC0808 8路模轉(zhuǎn)數(shù)顯示電路數(shù)碼管顯示

標(biāo)簽： 0808 89C AND ADC

上傳時間： 2014-01-16

上傳用戶：cjf0304
低成本m48+熱敏電阻做的多路溫度顯示及音樂警報裝置!

低成本m48+熱敏電阻做的多路溫度顯示及音樂警報裝置!

標(biāo)簽： 48 多路

上傳時間： 2014-01-12

上傳用戶：清風(fēng)冷雨
低成本m48+熱敏電阻做的多路溫度顯示及音樂警報裝置!

低成本m48+熱敏電阻做的多路溫度顯示及音樂警報裝置!

標(biāo)簽： 48 多路

上傳時間： 2016-10-18

上傳用戶：frank1234
透過電腦觀察紅外線和無線波形,有線路圖,自己做

透過電腦觀察紅外線和無線波形,有線路圖,自己做

標(biāo)簽： 波形

上傳時間： 2014-01-13

上傳用戶：lvzhr
金路網(wǎng)絡(luò)硬盤====特首快傳系統(tǒng) (Tso upload system 1.0) 使用ASP腳本編寫,大量使用類封裝,全面集成優(yōu)化aspuplaod3.0批量上傳

金路網(wǎng)絡(luò)硬盤====特首快傳系統(tǒng) (Tso upload system 1.0) 使用ASP腳本編寫,大量使用類封裝,全面集成優(yōu)化aspuplaod3.0批量上傳，只需服務(wù)器支技aspupload3即可使內(nèi)部網(wǎng)絡(luò)可以達(dá)到數(shù)十Mb的上傳速度，并無須客戶端下載任何安裝插件。

標(biāo)簽： aspuplaod upload system Tso

上傳時間： 2017-01-12

上傳用戶：fnhhs
用VHDL 語言設(shè)計(jì)交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電路, 沒有傳統(tǒng)設(shè)計(jì)中的接線問題, 所以故障率低、可靠性高,

用VHDL 語言設(shè)計(jì)交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電路, 沒有傳統(tǒng)設(shè)計(jì)中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現(xiàn)了EDA 技術(shù)在數(shù)字電路設(shè)計(jì)中的優(yōu)越性。

標(biāo)簽： VHDL FPGA CPLD PLUS

上傳時間： 2013-12-28

上傳用戶：zhengzg

<nav id="ycqay"></nav>