基于FPGA的RSA密碼算法的模冪模乘的快速實現
標簽： RSA 模 密碼算法 快速實現
上傳時間： 2013-04-24
上傳用戶：xuanjie
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
標簽： FPGA bit DAC 24
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
·《DSP集成開發環境－CCS及DSP/BIOS的原理與應用》目錄名 對應的例子volume1 §2.1小節中有關CCS的基本操作的例子maxminmath §2.2小節中有關工程的高級管理的例子d
標簽： DSP BIOS CCS 集成開發環境
上傳用戶：tyler
·詳細說明：基于opencv庫函數的幾個例子集成：包括載入，顯示圖片，對圖片的處理，還有對視頻幀的處理，經調試可用
標簽： OpenCV 庫函數 集成
上傳用戶：heart520beat
·集成運算放大器分析與設計
標簽： 集成運算放大器 分
上傳用戶：kakuki123
·集成門電路及其應用
標簽： 集成 門電路
上傳用戶：fujun35303
·CCS是TI開發的一個完整的DSP集成開發環境，也是目前使用得最為廣泛的DSP開發軟件之一。 本書詳細地介紹了CCS中各種開發工具的使用，特別是對DSP／BIOS的應用做了較為詳細的介紹。本書前半部分從CCS的基本使用開始，由淺入深地闡述了使用CCS開發環境完成DSP項目的建立、編輯、編譯并最終完成調試的過程；接著，對DSP／BIOS的應用做了詳細說明；本書的最后部分介紹了片級支持庫(CSL)的使
上傳時間： 2013-07-09
上傳用戶：zhichenglu
資料->【F】機械結構->【F1】機械叢書->中國模具設計大典 (共5卷)->中國模具設計大典 第4卷 鍛模與粉末冶金模設計 1262頁 40.6M.pdf
標簽： 1262 40.6 模
上傳時間： 2013-06-22
上傳用戶：yanming8525826
·《DSP集成開發環境：CCS及DSP/BIOS的原理與應用》--源程序---書中例題源程序 目錄名 對應的例子volume1 §2.1小節中有關CCS的基本操作的例子maxminmath §2.2
上傳用戶：dianxin61
上傳用戶：f1364628965
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="6c44g"></strike>
