<strike id="kwsdb"></strike>
紅外線傳輸虛擬port其中包含源程序 對(duì)於初學(xué)windows driver撰寫者提供參考
標(biāo)簽： windows driver port 源程序
上傳時(shí)間： 2013-12-21
上傳用戶：tianjinfan
向量矩陣運(yùn)算包 電腦視覺(jué)常會(huì)使用到的向量矩陣的複雜運(yùn)算, 可利用此數(shù)學(xué)模組簡(jiǎn)化你程式的複雜度 是非常有用的工具
標(biāo)簽： 向量 模 程式
上傳時(shí)間： 2016-03-19
上傳用戶：CHENKAI
建立輸入文檔,輸出迷宮路線和迷宮的形象圖 (有實(shí)例)
標(biāo)簽：
上傳時(shí)間： 2016-03-27
上傳用戶：kiklkook
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
具有無(wú)線網(wǎng)路功能下載至嵌入式開(kāi)發(fā)平臺(tái)上用的.o黨 driver
標(biāo)簽： driver 無(wú)線 嵌入式
上傳時(shí)間： 2014-01-23
上傳用戶：dongqiangqiang
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
實(shí)時(shí)時(shí)鐘模DS1302程序列子 /*********************************************************************/ /* 實(shí)時(shí)時(shí)鐘模塊 時(shí)鐘芯片型號(hào)：DS1302 */ /*/
標(biāo)簽： 1302 DS 實(shí)時(shí)時(shí)鐘 模
上傳時(shí)間： 2016-07-20
上傳用戶：Pzj
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
嵌入式環(huán)境下用于顯示漢字的子模庫(kù)制作，對(duì)于嵌入式開(kāi)發(fā)很有幫助
標(biāo)簽： 嵌入式 環(huán)境 漢字 模
上傳時(shí)間： 2013-12-16
上傳用戶：趙云興
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
