這是一個利用模擬退火來計(jì)算TSP旅行家的問題
標(biāo)簽： TSP 模 旅行 家
上傳時(shí)間： 2016-01-28
上傳用戶：chenxichenyue
ADS操作影片,教我們怎麼tuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時(shí)間： 2016-02-25
上傳用戶：trepb001
意法半導(dǎo)體STR710,USB範(fàn)例程式,模擬U盤
標(biāo)簽： STR 710 USB 程式
上傳時(shí)間： 2013-12-12
上傳用戶：jennyzai
一個可以計(jì)算分壓電路的源碼。 可透過輸出與輸入電壓，計(jì)算電阻的大小；或透過輸入電壓與電阻，計(jì)算最後輸出之電壓
標(biāo)簽： 分
上傳時(shí)間： 2014-12-09
上傳用戶：hoperingcong
模擬無線通訊論文的模擬程式, 可用此程式驗(yàn)證論文方法是否正確
標(biāo)簽： 模 程式 無線 正
上傳時(shí)間： 2016-03-30
上傳用戶：cx111111
先對故障依序編碼為陣列形式在用免疫演算法去做計(jì)算模擬得到正確的解答
標(biāo)簽： 免疫 算法 模 正
上傳時(shí)間： 2013-12-21
上傳用戶：R50974
以cypress cy7c68013開發(fā)出來的sample firmware, 作用是把dev board 模擬成hid類別的keyboard.
標(biāo)簽： firmware keyboard cypress c68013
上傳時(shí)間： 2013-11-25
上傳用戶：小鵬
是一個用verilog寫成的加法器電路,可把七個元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
