亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

模電課程設(shè)計(jì)電路圖

模電

標(biāo)簽： 模電 電路圖

上傳時(shí)間： 2013-11-05

上傳用戶：rishian

TE01模介質(zhì)諧振腔體濾波器的設(shè)計(jì)

本文以介質(zhì)諧振器為起始，研究了介質(zhì)諧振腔體濾波器的設(shè)計(jì)。文章首先介紹了介質(zhì)諧振器基本的工作原理，圍繞模式分離與Q值提高研究了實(shí)際介質(zhì)腔體濾波器中常用的工作在TE01模的介質(zhì)諧振器的基本特性，并在此基礎(chǔ)上提出了一種新的介質(zhì)諧振器結(jié)構(gòu)，進(jìn)一步提高介質(zhì)諧振器模式分離度的同時(shí)，也提高了主模的品質(zhì)因數(shù)。

標(biāo)簽： TE 01 模 介質(zhì)

上傳時(shí)間： 2013-11-07

上傳用戶：xhz1993

十六位模數(shù)轉(zhuǎn)換器AD7705+及其應(yīng)用

十六位模數(shù)轉(zhuǎn)換器AD7705+及其應(yīng)用

標(biāo)簽： 7705 AD 十六位 模數(shù)轉(zhuǎn)換器

上傳時(shí)間： 2013-10-12

上傳用戶：refent

FPC模組軟板設(shè)計(jì)規(guī)范

FPC模組軟板設(shè)計(jì)規(guī)范

標(biāo)簽： FPC 模組 軟板 設(shè)計(jì)規(guī)范

上傳時(shí)間： 2013-11-01

上傳用戶：pol123

如何通過(guò)仿真有效提高數(shù)?；旌显O(shè)計(jì)性

一 、數(shù)?；旌显O(shè)計(jì)的難點(diǎn) 二、提高數(shù)?；旌想娐沸阅艿年P(guān)鍵 三、仿真工具在數(shù)?；旌显O(shè)計(jì)中的應(yīng)用 四、小結(jié) 五、混合信號(hào)PCB設(shè)計(jì)基礎(chǔ)問(wèn)答

標(biāo)簽： 仿真 上傳時(shí)間： 2013-11-22

GC0309模組設(shè)計(jì)指南

GC0309模組設(shè)計(jì)指南

標(biāo)簽： 0309 GC 模組 設(shè)計(jì)指南

上傳時(shí)間： 2013-11-23

上傳用戶：萍水相逢

pcb layout design(臺(tái)灣硬件工程師15年經(jīng)驗(yàn)

PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)?、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時(shí)間： 2013-10-22

上傳用戶：pei5

共模干擾差模干擾及其抑制技術(shù)分析

共模干擾和差模干擾是電子、 電氣產(chǎn)品上重要的干擾之一，它們 可以對(duì)周圍產(chǎn)品的穩(wěn)定性產(chǎn)生嚴(yán)重 的影響。在對(duì)某些電子、電氣產(chǎn)品 進(jìn)行電磁兼容性設(shè)計(jì)和測(cè)試的過(guò)程 中，由于對(duì)各種電磁干擾采取的抑 制措施不當(dāng)而造成產(chǎn)品在進(jìn)行電磁 兼容檢測(cè)時(shí)部分測(cè)試項(xiàng)目超標(biāo)或通 不過(guò)EMC 測(cè)試，從而造成了大量人 力、財(cái)力的浪費(fèi)。為了掌握電磁干 擾抑制技術(shù)的一些特點(diǎn)，正確理解 一些概念是十分必要的。共模干擾 和差模干擾的概念就是這樣一種重 要概念。正確理解和區(qū)分共模和差 模干擾對(duì)于電子、電氣產(chǎn)品在設(shè)計(jì) 過(guò)程中采取相應(yīng)的抗干擾技術(shù)十分 重要，也有利于提高產(chǎn)品的電磁兼 容性。

標(biāo)簽： 共模干擾 差模 分 干擾

上傳時(shí)間： 2014-01-16

上傳用戶：tdyoung

基于滑?？刂频娜嚯p降壓式并網(wǎng)逆變器

對(duì)三相雙降壓式并網(wǎng)逆變器這一新型拓?fù)涞幕？刂七M(jìn)行了研究，使系統(tǒng)獲得良好的魯棒性。首先，對(duì)三相雙降壓式并網(wǎng)逆變器進(jìn)行了等效分析。然后，根據(jù)等效分析電路重點(diǎn)對(duì)其滑模控制進(jìn)行了設(shè)計(jì)，并在控制律中采用了平滑函數(shù)來(lái)取代符號(hào)函數(shù)以削弱抖振。仿真結(jié)果表明，采用滑模控制后的三相雙降壓式并網(wǎng)逆變器具有很好的動(dòng)態(tài)和穩(wěn)態(tài)性能，且輸出的并網(wǎng)電流諧波含量低，波形質(zhì)量好。

標(biāo)簽： 滑?？刂?/a> 三相 并網(wǎng)逆變器 降壓

上傳時(shí)間： 2013-10-13

上傳用戶：zycidjl

峰值電流模升壓轉(zhuǎn)換器的動(dòng)態(tài)斜坡補(bǔ)償電路設(shè)計(jì)

基于HHNEC 0.35um BCD工藝設(shè)計(jì)了一種應(yīng)用于峰值電流模升壓轉(zhuǎn)換器的動(dòng)態(tài)斜坡補(bǔ)償電路。該電路能夠跟隨輸入輸出信號(hào)變化，相應(yīng)給出適當(dāng)?shù)难a(bǔ)償量，從而避免了常規(guī)斜坡補(bǔ)償所帶來(lái)的系統(tǒng)帶載能力低及瞬態(tài)響應(yīng)慢等問(wèn)題。經(jīng)Cadence Spectre驗(yàn)證，該電路能夠達(dá)到設(shè)計(jì)要求。

標(biāo)簽： 峰值 升壓轉(zhuǎn)換器 動(dòng)態(tài) 電流模

上傳時(shí)間： 2013-10-11

上傳用戶：ysystc699