本課題完成了基于FPGA的數據采集器以及IIC總線的模數轉換器部分、通訊部分的電路設計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片,在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數轉換采用Microchip公司的MCP3221芯片,通訊部分則在FPGA片內用VHDL語言實現(xiàn)。通過上述設計實現(xiàn)了“準單片化”的模擬量和數字量的數據采集和處理。 所設計的數據采集器可以和結構類似的上位機通訊,本課題完成了在上位機中用VHDL語言實現(xiàn)的通信電路模塊。通過上述兩部分工作,將微處理器、數據存儲器、程序存儲器等數字邏輯電路均集成在同一個FPGA內部,形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關量驅動芯片。FPGA內部的硬件電路采用VHDL語言編寫;MCU軟核工作所需要的程序采用C語言編寫。多臺數據采集器與服務器構成數據采集系統(tǒng)。服務器端軟件用VB開發(fā),既可以將實時采集的數據以數字方式顯示,也可以用更加直觀的曲線方式顯示。 由于數據采集器是所有自控類系統(tǒng)所必需的電路模塊,所以一個通用的片上系統(tǒng)設計可以解決各類系統(tǒng)的應用問題,達到“設計復用”(DesignReuse)的目的。采用基于FPGA的SOPC設計的更加突出的優(yōu)點是不必更換芯片就可以實現(xiàn)設計的改進和升級,同時也可以降低成本和提高可靠性。
標簽: FPGA SOPC 數據采集系統(tǒng)
上傳時間: 2013-07-12
上傳用戶:a155166
Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發(fā)和隨機錯誤能力的信道編碼方式,在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法,分析了改進后的Euclid算法和改進后的BM算法,針對改進后的BM算法提出了一種流水線結構的譯碼器實現(xiàn)方案并改進了該算法的實現(xiàn)結構,在譯碼器復雜度和譯碼延時上作了折衷,降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現(xiàn)了RS(255,239)編譯碼器,證明了該方案的可行性。
上傳時間: 2013-06-11
上傳用戶:奇奇奔奔
隨著國民經濟的飛速發(fā)展,傳統(tǒng)的電機已無法滿足當前工程的要求,其作用也由過去簡單的起停控制、提供動力上升到要求對其速度、位置、轉矩等進行精確的控制,并能實現(xiàn)快速加速、減速、反轉以及準確停止等,使被驅動的機械運動符合于集的要求。在集成電路、現(xiàn)代電子技術及控制理論飛速發(fā)展的今天,電機控制技術也得到了飛快的發(fā)展,電機控制器也由模擬分立元件構成的電路向數模混合、全數字方向發(fā)展。本論文主要研究了FPGA芯片在電機控制器中的應用。 論文首先對無刷直流電機系統(tǒng)進行了綜合性論述。對系統(tǒng)的組成、及系統(tǒng)中主要部分:如位置傳感器、逆變器和功率器件、供電直流電源進行了較詳細的說明;并且提出了與本研究相關的控制機理和實施方案。 其次,論文對FPGA芯片的特點及配置電路、以及以FPGA-FLEX10K10為核心的控制器電路的組成進行了較詳細的論述;同時對超高速集成電路硬件描述語言(VHDL)的特點和應用進行了研究;并提出了應用FPGA芯片對電機速度進行控制的系統(tǒng)構成及工作原理。 論文還對FPGA芯片與DSP芯片共同完成電機控制的方案進行了論述,利用ALTERA公司的FPGA芯片完成了電機控制器的設計、制造和調試,并在此基礎上分析研究了利用此控制器對無刷直流電機進行調速控制的方法;兩種控制器共同工作,組合方便、功能強大,適合在高精度、高效、寬變速控制的應用場合下,可對電機實現(xiàn)精度更高、策略更復雜的控制。 論文最后還對在具體產品中的應用效果及行了簡單分析。
上傳時間: 2013-08-04
上傳用戶:小鵬
甚短距離傳輸(VSR)是一種用于短距離(約300 m~600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩(wěn)定和成本低等優(yōu)點,是光通信技術發(fā)展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統(tǒng),完成了VSR技術的核心部分--轉換器子系統(tǒng)的設計與實現(xiàn),使用現(xiàn)場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現(xiàn).深入研究現(xiàn)有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統(tǒng)總吞吐量大的優(yōu)勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現(xiàn)局域和廣域萬兆以太網在較短距離上的高速互連的系統(tǒng)方案,成功地將VSR技術移植到萬兆以太網上,實現(xiàn)低成本、構建方便和性能穩(wěn)定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現(xiàn),采用Altera的Quartus Ⅱ開發(fā)工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現(xiàn)各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統(tǒng)的要求.
上傳時間: 2013-07-14
上傳用戶:han0097
本課題首先研究了常規(guī)的RS譯碼器的算法,確定在關鍵方程的計算中采用一種新改進的BM算法,然后提出了基于復數基的有限域快速并行乘法器和利用冪指數相減進行除法計算的有限域除法器,通過這些優(yōu)化方法提高了RS譯碼器的速度,減少了譯碼延時和硬件資源使用,最后利用VHDL硬件描述語言在FPGA上實現(xiàn)了流水線處理的RS(255,223)譯碼器。 本課題實現(xiàn)的RS(255,223)硬件譯碼器的性能在國內具有領先水平,對我國以后航天項目高速數據傳輸系統(tǒng)的設計有著很大的意義。
上傳時間: 2013-06-29
上傳用戶:gokk
本文對于全并行Viterbi譯碼器的設計及其FPGA實現(xiàn)方案進行了研究,并最終將用FPGA實現(xiàn)的譯碼器嵌入到某數字通信系統(tǒng)之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理,并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現(xiàn)的一些經典算法,對這些算法的硬件結構設計進行優(yōu)化并利用FPGA實現(xiàn),而后在QuartusⅡ平臺上對各模塊的實現(xiàn)進行仿真以及在Matlab平臺上對結果進行驗證。最后給出Viterbi譯碼模塊應用在實際系統(tǒng)上的誤碼率測試性能結果。 測試結果表明,系統(tǒng)的誤碼率達到了工程標準的要求,從而驗證了譯碼器設計的可靠性,同時所設計的基于FPGA實現(xiàn)的全并行Viterbi譯碼器適用于高速數據傳輸的應用場合。
上傳時間: 2013-07-30
上傳用戶:13913148949
數字電視近年來飛速發(fā)展,它最終取代模擬電視是一個必然趨勢。可編程邏輯技術以及EDA技術的升溫也帶來了電子系統(tǒng)設計的巨大變革。本論文將迅速發(fā)展的FPGA技術應用于數字電視系統(tǒng)中,研究探討了數字電視前端系統(tǒng)中的關鍵設備——傳輸流復用器的FPGA建模和實現(xiàn),以及相關的關鍵技術。本論文首先介紹了數字電視的發(fā)展現(xiàn)狀和前景,概述了數字電視前端系統(tǒng)的組成結構與關鍵技術,以及可編程邏輯技術的發(fā)展和優(yōu)勢。然后介紹了數字電視系統(tǒng)中的重要標準MPEG-2以及傳輸流復用器的原理和系統(tǒng)結構,并且從理論上闡述了復用器設計的關鍵技術:PSI重組和PCR調整。接著詳細說明了如何運用創(chuàng)新思路,采用獨特的硬件架構在一片F(xiàn)PGA上實現(xiàn)整個復用器的軟件和硬件系統(tǒng)的方案,并且舉例說明了復用器硬件邏輯設計中所運用的幾個FPGA設計技巧。最后對本文進行總結,并提出了數字電視系統(tǒng)中復用器設備未來發(fā)展的設想。本文中介紹的基于SOPC的硬件復用器設計方案,將系統(tǒng)的軟件和硬件集成在一款Altera公司新推出的低成本高密度cyclone系列FPGA上,并且將FPGA設計技巧運用于復用器的硬件邏輯設計中。整個設計方案不但簡化了系統(tǒng)設計,而且實現(xiàn)了穩(wěn)定,高速,低成本,可擴展性強的復用器系統(tǒng)。
上傳時間: 2013-06-02
上傳用戶:gtzj
隨著移動終端、多媒體、Internet網絡、通信,圖像掃描技術的發(fā)展,以及人們對圖象分辨率,質量要求的不斷提高,用軟件壓縮難以達到實時性要求,而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求,因此采用硬件實現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換,量化后的處理環(huán)節(jié),是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現(xiàn),具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現(xiàn)項目為背景,對熵編碼器和解碼器的硬件實現(xiàn)進行探討,給出了并行熵編碼和解碼器的實現(xiàn)方案。熵編解碼器中的難點是huffman編解碼器的實現(xiàn)。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性,從而保證了編碼的正確性。而在實現(xiàn)并行的huffman解碼器時,解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調性,及在特定長度碼字集內碼字變化的連續(xù)性,將并行解碼由模式匹配轉換為算術運算,提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實現(xiàn)并行huffman編碼的基礎上,結合針對DC子帶的預測編碼,針對直流子帶的游程編碼,能夠對圖像壓縮系統(tǒng)中經過DWT變換,量化,掃描后的數據進行正確的編碼。同時,在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統(tǒng)的后續(xù)反量化模塊,進一步處理。在本文介紹的設計方案中,按照自頂向下的設計方法,對星載圖像壓縮系統(tǒng)中的熵編解碼器進行分析,進而進行邏輯功能分割及模塊劃分,然后分別實現(xiàn)各子模塊,并最終完成整個系統(tǒng)。在設計過程中,用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進行設計輸入、編譯、仿真,同時還采用modelsim仿真工具和symplicity的綜合工具,驗證了設計的正確性。通過系統(tǒng)波形仿真和下板驗證熵編碼器最高頻率可以達到127M,在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M,吞吐量可達到2500Mbps,也能滿足性能要求。仿真驗證的結果表明:設計能夠滿足性能要求,并具有一定的使用價值。
上傳時間: 2013-05-19
上傳用戶:吳之波123
本論文首先描述了數字下變頻基本理論和結構,對完成各級數字信號處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關鍵算法做了適當介紹;然后根據這些算法提出了基于FPGA實現(xiàn)的結構并進一步給出了性能分析;并且從數字下變頻的系統(tǒng)層次上考慮了各模塊彼此間的性能制約,從而選擇合理配置、優(yōu)化系統(tǒng)結構以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化;最后給出了FPGA實現(xiàn)的數字下變頻器在測試中產生的波形和頻譜,作了測試結果分析.
上傳時間: 2013-05-25
上傳用戶:01010101
軟件無線電是二十世紀九十年代提出的一種實現(xiàn)無線通信的體系結構,被認為是繼模擬通信、數字通信之后的第三代無線電通信技術。它的中心思想是:構造一個開放性、標準化、模塊化的通用硬件平臺,并使寬帶模數和數模轉換器盡可能靠近天線,從而將各種功能,如工作頻段、調制解調類型、數據格式、加密模式、通信協(xié)議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結構形式,綜述了軟件無線電的幾項關鍵技術及其最新研究進展。其中調制解調模塊是軟件無線電系統(tǒng)中的重要部分,集中體現(xiàn)了軟件無線電最顯著的優(yōu)點——靈活性。目前這一部分的技術實現(xiàn)手段多種多樣。隨著近幾年來芯片制造工藝的飛速發(fā)展,可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構能力,成為實現(xiàn)軟件無線電技術的重要手段。 本論文調制解調系統(tǒng)的設計,選擇有代表性的16QAM和QPSK兩種方式作為研究對象,采用SystemView軟件作為系統(tǒng)級開發(fā)工具進行集成化設計。在實現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后,著重分析用VHDL實現(xiàn)其中關鍵模塊以及利用嵌入FPGA的CPU核控制調制解調方式轉換的方法。同時,在設計中成功地調用了Xilinx公司的IP核,實現(xiàn)了設計復用。由于FPGA內部邏輯可以根據需要進行重構,因而硬件的調試和升級變得很容易,而內嵌CPU使信號處理過程可以用軟件進行控制,充分體現(xiàn)了軟件無線電的靈活性。 通過本論文的研究,初步驗證了在FPGA內實現(xiàn)數字調制解調過程及控制的技術可行性和應用的靈活性,并對將來的擴展問題進行了研究和討論,為實現(xiàn)完整的軟件無線電系統(tǒng)奠定了基礎。
上傳時間: 2013-06-10
上傳用戶:xhz1993