是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
三相橋式整流的SIMULINK實(shí)現(xiàn)，MATLAB版本6.5
標(biāo)簽： SIMULINK 三相橋式 整流
上傳時(shí)間： 2016-06-02
上傳用戶：894898248
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測(cè)試檔(testbench)以及執(zhí)行檔(.do)
標(biāo)簽： fulladder testbench do
上傳時(shí)間： 2016-11-25
上傳用戶：wxhwjf
S3C44B0-ARM應(yīng)用板(電路+PCB+程序).rar
標(biāo)簽： ARM PCB 44
上傳時(shí)間： 2013-12-27
上傳用戶：cuiyashuo
利用加強(qiáng)的PWM模組輸出半橋式PWM輸出，並設(shè)定適當(dāng)?shù)目辗r(shí)間，同時(shí)開啟自動(dòng)關(guān)閉功能，當(dāng)RB0觸發(fā)時(shí)檢查蜂鳴器是否運(yùn)作正常，這是PIC184520的源碼
標(biāo)簽： PWM 模
上傳時(shí)間： 2013-12-15
上傳用戶：er1219
SONET 教學(xué)V1.0_方便使用者在學(xué)習(xí)射頻電路模擬上遇到的問題解決方式
標(biāo)簽： SONET 1.0 模 方式
上傳時(shí)間： 2017-01-17
上傳用戶：hasan2015
搖控器接收電路雙4051led顯示電路圖 dxp 2004 protel
標(biāo)簽： protel 4051 2004 led
上傳時(shí)間： 2017-02-14
上傳用戶：lvzhr
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
