<s id="xvobp"></s>
作為交流異步電機控制的一種方式，矢量控制技術已成為高性能變頻調速系統(tǒng)的首選方案。矢量控制系統(tǒng)中，磁鏈的觀測精度直接影響到系統(tǒng)控制性能的好壞。在轉子磁鏈定向的矢量控制系統(tǒng)中，轉矩電流和勵磁電流能得到完全解耦[1]。一般而言，轉子磁鏈觀測有兩種方法:電流模型法和電壓模型法。磁鏈的電流模型觀測法中需要電機轉子時間常數(shù)，而轉子時間常數(shù)易受溫度和磁飽和影響。為克服這些缺點，需要對電機的轉子參數(shù)進行實時觀測，但這樣將使得系統(tǒng)更加的復雜。磁鏈的電壓模型觀測法中不含轉子參數(shù)，受電機參數(shù)變化的影響較小。矢量控制計算量大，要求具有一定的實時性，從而對控制芯片的運算速度提出了更高的要求。 本文介紹了一種異步電機矢量控制系統(tǒng)的設計方法，采用了電壓模型觀測器[2]對轉子磁鏈進行估計，針對積分環(huán)節(jié)的誤差積累和直流漂移問題，采用了一種帶飽和反饋環(huán)節(jié)的積分器[3]來代替電壓模型觀測器中的純積分環(huán)節(jié)。整個算法在tms320f2812 dsp芯片上實現(xiàn)，運算速度快，保證了系統(tǒng)具有很好的實時性。
上傳時間： 2013-04-24
上傳用戶：jhksyghr
目前，織機向著高速化、智能化方向發(fā)展，無梭織機也越來越占主導地位，開發(fā)中高檔織機控制系統(tǒng)是當前紡織機械領域的重要課題?？棛C的電子送經(jīng)和卷取控制系統(tǒng)是中高檔織機控制的關鍵技術之一，同時它也是無梭織機優(yōu)越于有梭織機的重要特征之一，因此研究送經(jīng)和卷取控制系統(tǒng)具有重要意義。 本文研究的內容是織機的送經(jīng)和卷取控制系統(tǒng)，主要目的是保證織機在織造過程中紗線張力的動態(tài)穩(wěn)定。主要工作如下： （1）在分析送經(jīng)卷取系統(tǒng)原理和功能的基礎上，提出了一種用較低成本完成所需控制功能的解決方案——以ARM嵌入式處理器S3C44B0為中心構建硬件平臺，以嵌入式操作系統(tǒng)uClinux為基礎構建軟件平臺。 （2）利用嵌入式處理器S3C44B0豐富的硬件資源，對電子送經(jīng)卷取控制系統(tǒng)進行硬件設計：包括以S3C44B0為核心的最小系統(tǒng)電路的設計、與上位機通訊接口電路的設計、經(jīng)紗張力檢測與采樣電路的設計、伺服電機驅動接口電路的設計和編碼器接口電路的設計等． （3）利用嵌入式操作系統(tǒng)uClinux高實時、多任務等優(yōu)點，對電子送經(jīng)卷取控制系統(tǒng)進行軟件設計： ●在分析uClinux系統(tǒng)的特點和功能的基礎上，完成了在硬件電路板上的移植； ●在分析系統(tǒng)引導程序功能的基礎上，完成了Boot Loader的設計； ●完成了系統(tǒng)設備驅動程序的設計：包括串口驅動程序設計、A/D驅動程序的設計和IIC驅動程序的設計等； ●在對織機工藝了解的基礎上，以模塊化的思想完成了系統(tǒng)應用程序的設計：包括張力傳感器數(shù)據(jù)采集模塊、控制算法模塊和通訊模塊等； （4）詳細介紹了整個控制系統(tǒng)的調試過程。 本文設計的系統(tǒng)能使控制的經(jīng)紗張力恒定，反應快速，控制精度高，很好地解決了開車痕等問題，能滿足中高檔織機的要求，具有實際應用價值。
標簽： ARM 控制系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：athjac
UHF(Ultra High Frequency，超高頻)RFID(Radio Frequency Identification，射頻身份識別)技術是近幾年剛剛開始興起并得到迅速推廣應用的一門新技術。該技術已被廣泛應用于工業(yè)自動化、商業(yè)自動化、交通運輸控制管理等眾多領域。但是，基于超高頻頻段讀寫器的研制在我國尚處于起步階段，傳統(tǒng)的超高頻讀寫器都是在單片機的基礎上實現(xiàn)的，這類讀寫器很難實現(xiàn)復雜的多任務功能；隨著經(jīng)濟的飛速發(fā)展，能夠與網(wǎng)絡互聯(lián)并且?guī)в胁僮飨到y(tǒng)的超高頻讀寫器越來越受人們的青睞與追求。針對這些問題，本文設計并實現(xiàn)了一種基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器，主要內容有： (1)分析了射頻識別技術的發(fā)展歷程和前景，以嵌入式技術為研究背景，結合軟硬件開發(fā)平臺，給出了一種基于ARM和Linux的超高頻讀寫器設計思路，指出了選題研究的目的和意義。 (2)闡述了超高頻讀寫器的原理及其應用，分析了讀寫器和標簽之間進行數(shù)據(jù)傳輸時所用到的相關技術；在給出超高頻讀寫器主要技術性能指標及功能要求的基礎上給出了基于ARMS3C2410和Linux超高頻讀寫器系統(tǒng)的總體設計，同時對系統(tǒng)構建過程中所用到的軟硬件進行了器件選型。 (3)實現(xiàn)了超高頻讀寫器系統(tǒng)硬件電路的模塊設計，主要包括主控電路模塊、存儲電路模塊、電源模塊、以太網(wǎng)模塊、液晶顯示模塊以及射頻收發(fā)模塊；闡述了各模塊的組成原理與實現(xiàn)方法，完成了硬件電路的原理圖繪制及PCB制板。 (4)根據(jù)系統(tǒng)的軟件需求，構建了一個進行嵌入式開發(fā)所需的軟件平臺。建立了交叉編譯環(huán)境以及NFS開發(fā)調試環(huán)境；移植了系統(tǒng)啟動所需的引導程序bootloader；實現(xiàn)了嵌入式Linux操作系統(tǒng)內核、文件系統(tǒng)的配置與移植；給出了Linux系統(tǒng)下典型設備(觸摸屏、網(wǎng)絡接口、LCD)驅動程序的移植方法。 (5)結合實驗測試環(huán)境，對超高頻讀寫器輸出功率，讀寫器發(fā)送命令以及標簽應答波形進行了測試與分析；對讀寫器的整機性能進行了聯(lián)機測試，給出了讀寫器系統(tǒng)的實際運行效果圖，同時對測試結果進行了總結。 實際應用結果表明，基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器能夠實現(xiàn)接入網(wǎng)絡的功能，其讀寫速度、識別率以及識別距離等技術性能指標均達到或優(yōu)于設計標準要求，該讀寫器在與PC機連接的情況下能進行數(shù)據(jù)處理，樣機系統(tǒng)運行穩(wěn)定可靠，達到了預期的設計目標。
上傳時間： 2013-07-25
上傳用戶：saharawalker
隨著科學技術的飛速發(fā)展，各科學領域對測試技術提出了越來越高的要求。調速器試驗臺是調試、校驗調速器性能的一種試驗工具，是船舶修造廠、尤其調速器修造專業(yè)廠必須具有的試驗設備?；贏RM嵌入式平臺和uC/OS-II實時操作系統(tǒng)的嵌入式控制調速器試驗臺是基于國內外調速器測試技術的發(fā)展趨勢和工作的實際要求。本調速試驗臺充分利用了嵌入式單片機技術和傳感器技術，通過采用多種傳感器采集系統(tǒng)所需要的數(shù)據(jù)，例如直流電機的轉速、調速器的齒條位移等等，經(jīng)過單片機系統(tǒng)處理并輸出結果來實現(xiàn)調速器試驗臺的功能，并運用新型的全彩液晶顯示屏將各種試驗數(shù)據(jù)顯示出來。 本文主要是針對調速試驗臺控制系統(tǒng)的研究，在分析了嵌入式軟硬件可實現(xiàn)模塊化設計的基礎上，借鑒了“開發(fā)平臺”的設計思想，首先，在ARM嵌入式最小系統(tǒng)的基礎上架構通用的硬件平臺，對測控平臺的硬件結構進行設計，特別是對于關鍵的接口電路進行了比較深入的研究，針對不同的應用，集成了多種接口電路。其次，在實現(xiàn)嵌入式實時多任務操作系統(tǒng)uC/OS-II在ARM上可移植的基礎上，架構了通用的軟件平臺，對接口電路驅動程序進行模塊化設計。最后，研究了基于參數(shù)實時可變型的一種新型的PID控制算法，并將此PID算法作為調速試驗臺的控制算法。 通過對本系統(tǒng)的研究開發(fā)，提高了調速器試驗臺的測試精度，也使性能更加穩(wěn)定可靠，實現(xiàn)了整個測試過程的自動化，從而減輕了試驗人員的勞動強度，提高了工作效率，降低了試驗成本，也同時消除了安全隱患，因此對本課題的研究具有較大的現(xiàn)實意義。
上傳時間： 2013-07-20
上傳用戶：ggwz258
本文介紹了通訊協(xié)議轉換器研究的背景意義和目前國內外發(fā)展的現(xiàn)狀，并詳細敘述了所選方案的設計過程。本協(xié)議轉換器的豐控制芯片采用了基于ARM7內核的32位微控制芯片LPC2212，提供了高速穩(wěn)定的硬件平臺。操作系統(tǒng)采用實時嵌入式操作系統(tǒng)μC/OS-Ⅱ，工作穩(wěn)定，實時性強，移植方便。 本文的豐要內容如下：整體的設計思路，結構組成；系統(tǒng)硬件的設計，豐要包括網(wǎng)絡接口電路，USB接口電路，以及串口擴展電路；TCP/IP協(xié)議，豐要包括TCP協(xié)議，IP協(xié)議，ARP協(xié)議等；USB協(xié)議，豐要包括USB設備構架，USB數(shù)據(jù)流模型；串口數(shù)據(jù)轉以太網(wǎng)數(shù)據(jù)和 USB 數(shù)據(jù)以及太網(wǎng)數(shù)據(jù)和 USB 數(shù)據(jù)轉串口數(shù)據(jù)；嵌入式實時操作系統(tǒng)μC/OS-Ⅱ，豐要包括信號量，消息郵箱，消息隊列等；操作系統(tǒng)的移植，豐要包括與處理器相關的文件的改寫。整個系統(tǒng)的硬件和底層軟件部分已經(jīng)完成，經(jīng)串口調試軟件、USB總線監(jiān)測軟件以及以太網(wǎng)數(shù)據(jù)監(jiān)測軟件進行實際的收發(fā)數(shù)據(jù)實驗，驗證了方案的合理性。 在USB和以太網(wǎng)驅動程序的編寫中，查閱了大量的相關資料。對于USB協(xié)議，重點分析了USB協(xié)議的架構和數(shù)據(jù)流模型。對于TCP/IP協(xié)議，仔細分析了其封裝和分用，分析了TCP協(xié)議、IP協(xié)議、ARP協(xié)議的原理及程序的實現(xiàn)。對于操作系統(tǒng)的移植，給出了具體的實現(xiàn)步驟，并給出了豐要的代碼。
標簽： ARM 環(huán)境 通訊協(xié)議 轉換器
上傳時間： 2013-06-10
上傳用戶：f1364628965
網(wǎng)絡技術和數(shù)字信息新技術的發(fā)展為實現(xiàn)家庭生活智能化提供了強有力的技術支撐；傳感器技術的發(fā)展提供了家庭設備和家庭網(wǎng)絡進行信息交換的技術基礎；而計算機技術和嵌入式技術的發(fā)展為實現(xiàn)對接入家庭網(wǎng)絡的各類設備的監(jiān)測、控制和管理提供了技術支持。新技術的產(chǎn)生使人們對生活和工作的環(huán)境提出新的需求。以家庭網(wǎng)關為主導，將現(xiàn)有和將來可能的硬件設備納入家庭網(wǎng)絡，并且實現(xiàn)智能化服務和管理是數(shù)字家庭未來發(fā)展的主要方向。 由于傳統(tǒng)的家庭網(wǎng)關很難將分散于家庭各處的傳感設備連接到一起，因此，本文提出了中繼器的設計概念，將其從常規(guī)的復雜家庭網(wǎng)關中分離出來，實現(xiàn)了對分散于家庭各處的傳感器設備進行更為智能化的管理。中繼器需要完成的基本功能包括：對于接入的傳感器設備，能夠將其迅速融入整個系統(tǒng)中，實現(xiàn)即插即用；根據(jù)采集信息的變化自動進行模仿人為分析、操作等功能；與家庭網(wǎng)關通信，提供遠程控制、查詢、管理等功能。 本控制系統(tǒng)核心部分采用S3C2410為處理器，嵌入式實時Linux為操作系統(tǒng)，極大地提高了控制系統(tǒng)的穩(wěn)定性。本文詳細地介紹了傳感器中央控制系統(tǒng)的硬件、軟件設計，并且詳細地介紹了軟件的具體實現(xiàn)。另外，本文還提出了基于自主通訊協(xié)議的家庭網(wǎng)絡通信方式，有效地提高了控制系統(tǒng)的實時性與可靠性。 本論文基于和日本NTT研究所合作的科研項目“家庭傳感器及開關接入的中繼系統(tǒng)設計”為技術背景。
標簽： ArmLinux 智能傳感器 中央控制系統(tǒng)
上傳時間： 2013-08-03
上傳用戶：lon80727692
本文首先分析了國內外微型飛行器（MAV）研究現(xiàn)狀、發(fā)展趨勢和存在的困難，接著闡述了MAV的系統(tǒng)結構，針對已有的MAV平臺，設計了MAV自主飛行控制系統(tǒng)的總體方案，選擇ARM作為中央處理器，從電源模塊設計、存儲器模塊設計、與各傳感器的接口設計等入手，實現(xiàn)了系統(tǒng)的硬件設計，并分析了硬件設計所采取的抗干擾措施。 在系統(tǒng)軟件設計方面，本文選用嵌入式Linux操作系統(tǒng)作為軟件開發(fā)環(huán)境，分析了操作系統(tǒng)的組成和啟動流程。在此基礎上，針對本文所設計的硬件系統(tǒng)，編制了專用的引導程序，重新編譯了內核，完成了ARMLinux在硬件平臺上的移植。接著詳細分析了字符設備，編寫了各個模塊的驅動程序，并描述了應用程序的開發(fā)模式。 最后本文討論了MAV系統(tǒng)中MPEG4視頻數(shù)據(jù)壓縮的關鍵技術，分析了ARM的硬件編解碼器的結構和實現(xiàn)過程，重點研究了遙測數(shù)據(jù)和壓縮圖像的復合方案，將遙測數(shù)據(jù)嵌入到壓縮圖像中進行傳輸。這種方法可以節(jié)省信道，降低系統(tǒng)功耗和保護遙測數(shù)據(jù)的安全。 本文所研制的自主飛行控制系統(tǒng)具有體積小、重量輕、集成度高、抗干擾能力強等特點，能實時傳輸視頻圖像，各項指標都滿足項目技術要求。
標簽： ARM MAV 飛行控制系統(tǒng)
上傳時間： 2013-05-31
上傳用戶：mikesering
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準，其優(yōu)良的壓縮特性使得它將具有廣泛的應用領域。JPEG2000算法非常復雜，圖像編碼過程占用了大量的處理器時間開銷和內存開銷，因而通過對JPEG2000算法進行優(yōu)化并采用硬件電路來實現(xiàn)JPEG2000標準的部分或全部內容，對加快編碼速度從而擴展其應用領域有重要的意義。 本文的研究主要包括兩方面的內容，其一是JPEG2000算術編碼器算法的研究與硬件設計，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設計。在研究算術編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機和二級流水線技術，并在不影響關鍵路徑的情況下通過對算術編碼步驟優(yōu)化采用硬件描述語言對算術編碼器進行了設計，并通過了功能仿真與綜合。實驗證明該設計不但編碼速度快，而且流水線短，硬件設計的復雜度低且易于控制。 在研究碼率控制算法過程中，首先結合率失真理論建立了算法的數(shù)學模型，并驗證了該算法的有效性，之后深入分析了該數(shù)學模型的實現(xiàn)流程，找出影響算法效率的關鍵路徑。在對算法優(yōu)化時采用黃金分割點算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進行編碼，通過對該算法的仿真驗證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。
上傳時間： 2013-07-13
上傳用戶：long14578
隨著無線通信的應用日益廣泛，無線通信系統(tǒng)的種類也越來越繁雜，但是由于不同通信系統(tǒng)的工作頻段、調制方式、通信協(xié)議等原理結構上存在差異而極大限制了不同系統(tǒng)之間的互通。軟件無線電擺脫了硬件體系結構的束縛，成為解決不同通信體制之間互操作問題和開展多種通信業(yè)務的最佳途徑，具有巨大的商業(yè)和軍事價值，被喻為無線電通信領域一次新的技術革命。 本文首先回顧了軟件無線電的提出和發(fā)展現(xiàn)狀，然后論述了軟件無線電的基本理論和數(shù)學模型。在此理論和模型的基礎上，設計了軟件無線電接收機的硬件平臺。該平臺包括射頻部分、中頻處理部分和基帶處理部分。射頻部分由天線和無線接收機組成；中頻部分先將接收機輸出的模擬信號數(shù)字化，然后再通過FPGA實現(xiàn)下變頻；基帶部分主要由DSP和嵌入式系統(tǒng)組成，完成解調、同步等處理并可以進行一些其他的應用。其中的嵌入式系統(tǒng)的主處理器是基于ARM7-TDMI內核的LPC2200芯片，為了實現(xiàn)開發(fā)的方便在此芯片上移植了uC/OS-Ⅱ嵌入式時實內核。 軟件無線電接收機是一個很龐大的體系，其中的數(shù)字下變頻器DDC是一個非常關鍵的組成部分，在這部分中可方便的對接收頻段、濾波器特性等進行編程控制，極大的提高了通信設備的性能和靈活性，因此本文的重點在于數(shù)字下變頻器的設計與實現(xiàn)。實現(xiàn)下變頻的方法有很多種，由于FPGA在速度和靈活性上的優(yōu)勢，其應用也越來越廣泛，因此主要采用了居于領導地位的XILINX公司的SPATAN-Ⅱ芯片來實現(xiàn)數(shù)字下變頻的功能。
上傳時間： 2013-04-24
上傳用戶：mfhe2005
隨著信息社會的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實時處理數(shù)據(jù)方面，對處理設備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設備通訊，同時也要進行內部的數(shù)據(jù)交換，于是板卡的接口設備調試與內部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內部數(shù)據(jù)通道的設計。 本文首先介紹了通用信號處理板的應用開發(fā)背景，包括此類板卡使用的處理芯片、板上設備、發(fā)展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。 其次，介紹了PCI接口的有關規(guī)范，給出了通用信號處理板與CPCI的J1口的設計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設計時序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關概況，設計了板卡與DSP的接口時序。 再次，介紹了Altera公司FPGA的程序設計流程，并使用VHDL語言編程完成各個模塊之間的數(shù)據(jù)傳遞，并重點介紹了DDR控制核的編寫。 再次，介紹了WDM驅動程序的結構，程序設計方法等。 最后，通過從工控機向通用信號處理板寫連續(xù)遞增的數(shù)據(jù)驗證了整個系統(tǒng)已經(jīng)正常工作。實現(xiàn)了信號處理板內部數(shù)據(jù)通道設計以及與外部接口的通訊；并且還提到了對此設計以后地完善與發(fā)展。 本文所作的工作如下： 1、設計完成了處理板各接口時序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內部的數(shù)據(jù)通道的設計，使數(shù)據(jù)可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅動程序的編寫。
標簽： FPGA 高速并行 信號處理板 數(shù)據(jù)接口
上傳時間： 2013-06-30
上傳用戶：唐僧他不信佛
