隨著信息化、網(wǎng)絡(luò)化和智能化的發(fā)展，嵌入式系統(tǒng)和加密技術(shù)成為當(dāng)今熱門的技術(shù)。本文將兩方面的技術(shù)結(jié)合起來，在對ARM嵌入式系統(tǒng)和高級數(shù)據(jù)加密標(biāo)準(zhǔn)算法Rijndael作全面分析的基礎(chǔ)上，對其應(yīng)用做了研究。 文中首先分析了嵌入式系統(tǒng)和數(shù)據(jù)加密算法的發(fā)展?fàn)顩r，介紹了 ARM微處理器體系結(jié)構(gòu)和 Rijndael 算法原理的相關(guān)知識。然后，結(jié)合課題研究，詳細(xì)介紹了開發(fā)板 SHX-ARM7 的硬件配置和嵌入式軟件開發(fā)環(huán)境的建立，包括 ADS1.2和超級終端的設(shè)置。 文中深入研究了嵌入式操作系統(tǒng)的移植和 Rijndael 算法在開發(fā)板上的編程實現(xiàn)，給出了仿真實驗結(jié)果。選擇移植的μC/OS-Ⅱ操作系統(tǒng)具有良好的實時性、可擴(kuò)展性和可移植性，為進(jìn)一步的嵌入式應(yīng)用打下基礎(chǔ)。Rijndael 算法的實現(xiàn)分為三大模塊：密鑰擴(kuò)展、加密和解密模塊，其結(jié)果可作為API函數(shù)，在嵌入式加密應(yīng)用軟件編程中直接調(diào)用。 本文對基于 ARM 的 Rijndael 算法的應(yīng)用進(jìn)行了探討，給出了基于ARM微處理器與Rijndael算法的IC卡數(shù)據(jù)加密系統(tǒng)的設(shè)計方案，并提出了三種密鑰安全管理方案，經(jīng)比較重點描述了“一卡一密、一次一密”的密碼管理思想。該方法能夠保證每張 IC 卡每次用來存儲重要數(shù)據(jù)時的初始密鑰都是隨機(jī)的，在一定程度上增加了破譯難度，提高了安全性。 在結(jié)論中闡述了尚需進(jìn)一步解決的問題以及下一步的工作內(nèi)容。
標(biāo)簽： ARM 數(shù)據(jù)加密 應(yīng)用研究 算法
上傳時間： 2013-07-06
上傳用戶：kjgkadjg
三相spwm信號是由高頻載波和三相調(diào) 制波比較而得的，三相svpwm信號也可理解為由高頻載波和三相調(diào)制波比較而得，區(qū)別是前者的三相調(diào)制波是三相對稱的正弦波，后者的三相調(diào)制波是三相對稱的馬鞍形波，馬鞍形波由正弦波和一定幅值的三次諧波復(fù)合而成。但令人回味的是，svpwm的最初出現(xiàn)和發(fā)展卻和以上思路大相徑庭，其完全從空間矢量的角度出發(fā)，后來人們才發(fā)現(xiàn)svpwm和spwm的以上淵源[1]。至今svpwm已在三相或多相逆變器中得以廣泛應(yīng)用，其原因有兩個，一是采用svpwm的逆變器輸出相電壓中的基波含量高于采用spwm的逆變器[2][3]，二是dsp的快速運算能力可以實時計算開關(guān)時間。但在實際應(yīng)用svpwm時，往往對以下問題感到疑惑：svpwm算法的推導(dǎo)、開關(guān)向量的選擇、dsp的實現(xiàn)、逆變器輸出相電壓有效值的大小。本文的內(nèi)容將有助這些疑惑的解決，更靈活地應(yīng)用svpwm算法。
上傳時間： 2013-06-05
上傳用戶：851197153
遙感圖像是深空探測和近地觀測所得數(shù)據(jù)的重要載體，在軍事和社會經(jīng)濟(jì)生活領(lǐng)域發(fā)揮著重要作用。由于遙感圖像數(shù)據(jù)量巨大，它的存儲和傳輸已成為遙感信息應(yīng)用中的關(guān)鍵問題。圖像壓縮編碼技術(shù)能降低圖像冗余度，從而減小圖像的存儲容量和傳輸帶寬，它的研究對于遙感圖像應(yīng)用具有重要的現(xiàn)實意義。CCSDS圖像壓縮算法是空間數(shù)據(jù)系統(tǒng)咨詢委員會(CCSDS)提出的圖像數(shù)據(jù)壓縮算法。該算法復(fù)雜度較低，并行性好，適合于硬件實現(xiàn)，能實現(xiàn)對空間數(shù)據(jù)的實時處理，從而廣泛應(yīng)用于深空探測和近地觀測。對于直接關(guān)系到軍事戰(zhàn)略、經(jīng)濟(jì)建設(shè)等方面的遙感圖像的傳輸，必須對它進(jìn)行加密處理。AES加密算法是由美國國家標(biāo)準(zhǔn)和技術(shù)研究所(NIST)于2000年發(fā)布的數(shù)據(jù)加密標(biāo)準(zhǔn)，它不但能抵抗各種攻擊，保證加密數(shù)據(jù)的安全性，而且易于軟件和硬件實現(xiàn)。本論文對CCSDS圖像壓縮算法和AES加密算法進(jìn)行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結(jié)構(gòu)，用C語言實現(xiàn)了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進(jìn)行了比較。 (2)研究了AES加密算法的原理和結(jié)構(gòu)，用C語言實現(xiàn)了算法的加解密器。 (3)介紹了實現(xiàn)CCSDS圖像壓縮算法和AES加密算法的FPGA設(shè)計所選擇的軟件開發(fā)工具、開發(fā)語言和硬件開發(fā)平臺。 (4)給出了CCSDS編碼器的FPGA實現(xiàn)方法和實現(xiàn)性能。 (5)給出了AES加密器的FPGA實現(xiàn)方法和實現(xiàn)性能。 本文設(shè)計的CCSDS圖像壓縮和AES加密FPGA系統(tǒng)運用了流水線設(shè)計、高速內(nèi)存設(shè)計、模塊并行化設(shè)計和模塊串行化設(shè)計等技術(shù)，在系統(tǒng)速度和資源面積上取得了較好的平衡，達(dá)到了預(yù)期的設(shè)計目的。
上傳時間： 2013-07-15
上傳用戶：dylutao
本文以星載圖像數(shù)據(jù)的壓縮與加密為背景，對CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法做了深入研究。文章的主要工作包括： (1)實現(xiàn)了CCSDS圖像壓縮算法的C程序，并且與SPIHT算法和JPEG2000算法在星載圖像壓縮領(lǐng)域做了簡單的對比； (2)對原始CCSDS圖像壓縮算法進(jìn)行了改進(jìn)。實驗結(jié)果表明，改進(jìn)后的算法在提升算法性能的同時，降低了算法的復(fù)雜度； (3)研究了AES數(shù)據(jù)加密標(biāo)準(zhǔn)，并實現(xiàn)了該算法的C程序； (4)用VerilogHDL語言實現(xiàn)了CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法的編碼器； (5)在FPGA硬件平臺上，驗證了這兩種算法編碼器的正確性和有效性。
上傳時間： 2013-04-24
上傳用戶：pwcsoft
變頻技術(shù)作為現(xiàn)代電力電子的核心技術(shù)，集現(xiàn)代電子、信息和智能技術(shù)于一體。而SPWM(正弦波脈寬調(diào)制)波的產(chǎn)生和控制則是變頻技術(shù)的核心之一。本文對SPWM 波形生成的三種算法--對稱規(guī)則采樣法、不對稱規(guī)則
上傳時間： 2013-04-24
上傳用戶：793212294
隨著人們對于數(shù)字視頻和數(shù)字圖像的需求越來越大，數(shù)字電視廣播和手機(jī)電視迅速發(fā)展起來，但是人們對于數(shù)字圖像質(zhì)量的要求也越來越高。對于觀眾來講，畫面的質(zhì)量幾乎是最為重要的，然而由于信道傳輸特性不理想和加性噪聲的影響，不可避免地會產(chǎn)生誤碼，導(dǎo)致圖像質(zhì)量的下降，甚至無法正常收看。因此，為了保障圖像質(zhì)量就需要采用糾錯編碼(又稱信道編碼)的方式來實現(xiàn)通信。在數(shù)字視頻廣播系統(tǒng)(DVB)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敹疾捎昧诵诺谰幋a。 本文首先深入研究DVB標(biāo)準(zhǔn)中的信道編碼部分的關(guān)鍵技術(shù)；然后依照DVB-T標(biāo)準(zhǔn)技術(shù)要求，設(shè)計并硬件實現(xiàn)了數(shù)字視頻傳輸?shù)男诺谰幗獯a系統(tǒng)。在該系統(tǒng)中，編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI)，這種接口的應(yīng)用讓系統(tǒng)具有很強(qiáng)的通用性；與信道端接口采用了G.703接口，具有G.703接口功能和特性的數(shù)據(jù)通信設(shè)備可以直接與數(shù)字通信設(shè)備連接，這使得應(yīng)用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法，卷積交織/解交織原理，卷積編碼/VITERBI譯碼算法原理的基礎(chǔ)上，本文給出了解碼部分的設(shè)計方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現(xiàn)。在RS解碼過程中引入了流水線機(jī)制，從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區(qū)循環(huán)法，利用對RAM讀寫地址的控制實現(xiàn)解卷積交織，這種方法控制電路簡單，實現(xiàn)速度比較快，代價小。VITERBI譯碼器采用截尾譯碼，在幾乎不影響譯碼準(zhǔn)確度的基礎(chǔ)上大大提高了解碼效率。
上傳時間： 2013-07-16
上傳用戶：372825274
高精度電網(wǎng)功率因數(shù)測量加權(quán)插值FFT優(yōu)化算法
標(biāo)簽： FFT 高精度 電網(wǎng) 功率因數(shù)
上傳時間： 2013-05-22
上傳用戶：88mao
在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯編碼技術(shù)一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實用化的道路，如何用硬件實現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)Turbo碼譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進(jìn)行了詳細(xì)的理論推導(dǎo)和計算復(fù)雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進(jìn)行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)。主要針對FPGA實現(xiàn)的數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運算單元的FPGA設(shè)計和基于3GPP標(biāo)準(zhǔn)的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計進(jìn)行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進(jìn)行了功能時序驗證和FPGA定點仿真測試。
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
隨著全球經(jīng)濟(jì)不斷增長和信息技術(shù)持續(xù)發(fā)展，越來越多用戶提出了對數(shù)據(jù)、語音和視訊等寬帶接入業(yè)務(wù)的需求。傳統(tǒng)的接入網(wǎng)技術(shù)己成為新一代寬帶通信網(wǎng)絡(luò)建設(shè)的瓶頸，通信網(wǎng)絡(luò)的寬帶化成為一個必然的趨勢。在眾多新興的接入技術(shù)中，寬帶無線接入技術(shù)以其特有的優(yōu)勢成為近年來通信技術(shù)市場的最大亮點。基于IEEE802．16e的WiMAX技術(shù)作為一種面向無線城域網(wǎng)(WMAN)的寬帶接入方案，正以其優(yōu)異的性能和廣闊的市場前景而倍受關(guān)注。 本文是基于WiMAX技術(shù)的網(wǎng)絡(luò)終端的設(shè)計，根據(jù)IEEE802.16e協(xié)議，物理層需要對收發(fā)信息進(jìn)行編解碼、調(diào)制解調(diào)等的處理，其中包含很多運算密集的算法；這些處理有些適合硬件邏輯實現(xiàn)，有些適合數(shù)字信號處理器實現(xiàn)，所以設(shè)計采用了FPGAs+DSPs的實現(xiàn)方式。考慮對接收和發(fā)送數(shù)據(jù)的不同處理，在詳細(xì)分析上行和下行鏈路的工作過程的基礎(chǔ)上，對模塊的進(jìn)行了詳細(xì)劃分，并對系統(tǒng)的FPGA部分進(jìn)行了詳細(xì)設(shè)計。 設(shè)計中本文充分考慮了FPGA和DSP之間處理的優(yōu)缺點，并注意避免器件之間通信的復(fù)雜化，在滿足器件之間數(shù)據(jù)流量的同時，盡量使數(shù)據(jù)流向簡單化，避免了延時增加和接口帶寬調(diào)度的復(fù)雜化。最終整個設(shè)計完成完整的802.16e網(wǎng)絡(luò)終端的物理層基帶處理功能。
標(biāo)簽： WiMAX FPGA 網(wǎng)絡(luò)終端 基帶
上傳時間： 2013-06-01
上傳用戶：123456wh
2000年10月2日，美國國家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長一段時間內(nèi)，在信息安全中扮演重要角色。因此，對AES算法實現(xiàn)的研究就成為了國內(nèi)外的熱點，會在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。 本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計進(jìn)行了研究。主要內(nèi)容為： 1．確定了實現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對各個子模塊的設(shè)計分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點，采用查表法優(yōu)化處理了字節(jié)代換運算，列混合運算和密鑰擴(kuò)展運算。同時，考慮到應(yīng)用環(huán)境的不同，本設(shè)計支持?jǐn)?shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設(shè)計； 3．利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個模塊和整個設(shè)計的仿真測試結(jié)果； 4．和其他類似的設(shè)計做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計在保證了速度的基礎(chǔ)上實現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢。
上傳時間： 2013-05-25
上傳用戶：wcl168881111111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
