隨著移動終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實現(xiàn)圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現(xiàn)，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現(xiàn)項目為背景，對熵編碼器和解碼器的硬件實現(xiàn)進行探討，給出了并行熵編碼和解碼器的實現(xiàn)方案。熵編解碼器中的難點是huffman編解碼器的實現(xiàn)。在設(shè)計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉(zhuǎn)換時的控制邏輯,避免了因數(shù)據(jù)處理不及時造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實現(xiàn)并行的huffman解碼器時，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性，及在特定長度碼字集內(nèi)碼字變化的連續(xù)性，將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運算，提高了存儲器的利用率、系統(tǒng)的解碼效率和速度。在實現(xiàn)并行huffman編碼的基礎(chǔ)上，結(jié)合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠?qū)D像壓縮系統(tǒng)中經(jīng)過DWT變換，量化，掃描后的數(shù)據(jù)進行正確的編碼。同時，在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進一步處理。在本文介紹的設(shè)計方案中，按照自頂向下的設(shè)計方法，對星載圖像壓縮系統(tǒng)中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現(xiàn)各子模塊，并最終完成整個系統(tǒng)。在設(shè)計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發(fā)平臺進行設(shè)計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設(shè)計的正確性。通過系統(tǒng)波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結(jié)果表明：設(shè)計能夠滿足性能要求，并具有一定的使用價值。
標簽：
FPGA
圖象壓縮
熵
上傳時間：
2013-05-19
上傳用戶：吳之波123
