通過驅(qū)動直接讀取Intel 82093AA I/O的鍵盤記錄器
標(biāo)簽： Intel 82093 AA 驅(qū)動
上傳時間： 2014-01-09
上傳用戶：懶龍1988
1．熟悉ARM本身自帶的八路十位A/D控制器及相應(yīng)寄存器。 2．編程實現(xiàn)ARM系統(tǒng)的A/D功能。 3．掌握帶有A/D的CPU編程實現(xiàn)A/D功能的主要方法。
標(biāo)簽： ARM CPU 編程實現(xiàn) 控制器
上傳時間： 2014-01-01
上傳用戶：zhengzg
將所有的管腳在初始化的時候設(shè)置為輸入方式將所有的管腳設(shè)置為一般I/O口初始定時器模塊
上傳時間： 2016-06-10
上傳用戶：it男一枚
在TMS320C5402上的 CCS及基本指令實驗 存儲器尋址及I/O操作實驗 定時器及中斷實驗 FIR濾波器實驗 FFT實驗 波形的數(shù)據(jù)采集處理及回放實驗 是做實驗時配給的源程序及題目有地方被很牛的老師修改過，對初學(xué)C5402的人應(yīng)該有很大幫助
上傳時間： 2013-12-24
上傳用戶：水中浮云
pic16c54系列的芯片資料,i/o端口,定時器
上傳時間： 2016-11-10
上傳用戶：拔絲土豆
C8051F MCU 應(yīng) 用 筆 記 AN001 — 配置端口I/O交叉開關(guān)譯碼器
上傳時間： 2013-12-03
上傳用戶：lgnf
單片機專輯 258冊 4.20G單片機與數(shù)／模（D／A）轉(zhuǎn)換器的接口 3頁 0.2M.pdf
標(biāo)簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
本應(yīng)用筆記的目的是說明如何配置和使用端口 I/O 交叉開關(guān)譯碼器
標(biāo)簽： C8051F MCU 端口 交叉開關(guān) 譯碼器
上傳時間： 2017-11-06
上傳用戶：szcyclone
Σ-ΔA/D技術(shù)具有高分辨率、高線性度和低成本的特點。本文基于TI公司的MSP430F1121單片機，介紹了采用內(nèi)置比較器和外圍電路構(gòu)成類似于Σ-△的高精度A/D實現(xiàn)方案，適合用于對溫度、壓力和電壓等緩慢變化信號的采集應(yīng)用。 在各種A/D轉(zhuǎn)換器中，最常用是逐次逼近法(SAR)A/D，該類器件具有轉(zhuǎn)換時間固定且快速的特點，但難以顯著提高分辨率；積分型A/D 有較強的抗干擾能力，但轉(zhuǎn)換時間較長；過采樣Σ-ΔA/D由于其高分辨率，高線性度及低成本的特點，正得到越來越多的應(yīng)用。根據(jù)這些特點，本文以TI公司的MSP430F1121單片機實現(xiàn)了一種類似于Σ-ΔA/D技術(shù)的高精度轉(zhuǎn)換器方案。 MSP430F1121是16位RISC結(jié)構(gòu)的FLASH型單片機，該芯片有14個雙向I/O口并兼有中斷功能，一個16位定時器兼有計數(shù)和定時功能。I/O口輸出高電平時電壓接近Vcc，低電平時接近Vss，因此，一個I/O口可以看作一位DAC，具有PWM功能。 該芯片具有一個內(nèi)置模擬電壓比較器，只須外接一只電阻和電容即可構(gòu)成一個類似于Σ-Δ技術(shù)的高精度單斜率A/D。一般而言，比較器在使用過程中會受到兩種因素的影響，一種是比較器輸入端的偏置電壓的積累；另一種是兩個輸入端電壓接近到一程度時，輸出端會產(chǎn)生振蕩。 MSP430F1121單片機在比較器兩輸入端對應(yīng)的單片機端口與片外輸入信號的連接線路保持不變的情況下，可通過軟件將比較器兩輸入端與對應(yīng)的單片機端口的連接線路交換，并同時將比較器的輸出極性變換，這樣抵消了比較器的輸入端累積的偏置電壓。通過在內(nèi)部將輸出連接到低通濾波器后，即使在比較器輸入端兩比較電壓非常接近，經(jīng)過濾波后也不會出現(xiàn)輸出端的振蕩現(xiàn)象，從而消除了輸出端震蕩的問題。利用內(nèi)置比較器實現(xiàn)高精度A/D圖1是一個可直接使用的A/D轉(zhuǎn)換方案，該方案是一個高精度的積分型A/D轉(zhuǎn)換器。其基本原理是用單一的I/O端口，執(zhí)行1位的數(shù)模轉(zhuǎn)換，以比較器的輸出作反饋，來維持Vout與Vin相等。圖1：利用MSP430F1121實現(xiàn)的實用A/D轉(zhuǎn)換器電路方案。
標(biāo)簽： 用單片機 內(nèi)置 比較器 變換器
上傳時間： 2013-11-10
上傳用戶：lliuhhui
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設(shè)計。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號處理機為設(shè)計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進行程序設(shè)計和功能、時序的仿真，當(dāng)仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
