Integrating A/D converters have two characteristics incommon. First, as the name implies, their
標簽： 7135 ICL D轉(zhuǎn)換 斜率
上傳時間： 2013-04-24
上傳用戶：matlab
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點，數(shù)字控制可以實現(xiàn)復(fù)雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點，近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注?；贔PGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計方案，然后進行了控制器設(shè)計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補償器。文中重點研究了DPWM和數(shù)字補償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計了兩種數(shù)字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統(tǒng)性能的目的。 設(shè)計完成后，作者使用ISE 9.1i軟件進行了FPGA實現(xiàn)的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計，采用32MHz的硬件晶振實現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實驗結(jié)果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
現(xiàn)場可編程門陣列器件(FPGA)是一種新型集成電路，可以將眾多的控制功能模塊集成為一體，具有集成度高、實用性強、高性價比、便于開發(fā)等優(yōu)點，因而具有廣泛的應(yīng)用前景。單相全橋逆變器是逆變器的一種基本拓撲結(jié)構(gòu)，對它的研究可以為三相逆變器研究提供參考，因此對單相全橋逆變器的分析有著重要的意義。 本文研制了一種基于FPGA的SPWM數(shù)字控制器，并將其應(yīng)用于單相逆變器進行了試驗研究。主要研究內(nèi)容包括：SPWM數(shù)字控制系統(tǒng)軟件設(shè)計以及逆變器硬件電路設(shè)計，并對試驗中發(fā)現(xiàn)的問題進行了深入分析，提出了相應(yīng)的解決方案和減小波形失真的措施。在硬件設(shè)計方面，首先對雙極性／單極性正弦脈寬調(diào)制技術(shù)進行分析，選用適合高頻設(shè)計的雙極性調(diào)制。其次，詳細分析死區(qū)效應(yīng)，采用通過判斷輸出電壓電流之間的相位角預(yù)測橋臂電流極性方向，超前補償波形失真的方案。最后，采用電壓反饋實時檢測技術(shù)，對PWM進行動態(tài)調(diào)整。在控制系統(tǒng)軟件設(shè)計方面，采用FPGA自上而下的設(shè)計方法，對其控制系統(tǒng)進行了功能劃分，完成了DDS標準正弦波發(fā)生器、三角波發(fā)生器、SPWM產(chǎn)生器以及加入死區(qū)補償?shù)腜WM發(fā)生器、電流極性判斷(零點判斷模塊和延時模塊)和反饋等模塊的設(shè)計。針對仿真和實驗中的毛刺現(xiàn)象，分析其產(chǎn)生機理，給出常用的解決措施，改進了系統(tǒng)性能。
上傳時間： 2013-07-06
上傳用戶：66666
LTC2400是凌特公司生產(chǎn)的一種微功耗、高精度24位A/D轉(zhuǎn)換器,該芯片內(nèi)部集成有振蕩器,工作電壓 2.7-5.5V,積分線性誤差為4ppm,RMS噪聲為0.3ppm,供電電流僅為200A,
標簽： 2400 LTC 24位 AD轉(zhuǎn)換器
上傳時間： 2013-07-07
上傳用戶：dgann
由于旋轉(zhuǎn)變壓器的高精度高可靠性等特點，廣泛的應(yīng)用于如航空、航天、船舶、兵器、雷達、通訊等領(lǐng)域。旋轉(zhuǎn)變壓器輸出模擬量交流信號，經(jīng)過數(shù)字處理轉(zhuǎn)換為數(shù)字角度信號才能進入計算機或其他控制系統(tǒng)，而這種數(shù)字處理比較復(fù)雜，采用專用的旋轉(zhuǎn)變壓器解碼芯片想達到理想的精度通常需要較高的成本，限制了它在其他領(lǐng)域的應(yīng)用。傳統(tǒng)的角測量系統(tǒng)面臨的問題有：體積、重量、功耗偏大，調(diào)試、誤差補償試驗復(fù)雜，費用較高。 現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計的規(guī)模和集成度不斷提高。同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 本文的目的是研究利用FPGA實現(xiàn)旋轉(zhuǎn)變壓器的硬件解碼算法，設(shè)計基于FPGA的旋轉(zhuǎn)變壓器解碼系統(tǒng)。 在本文所設(shè)計的系統(tǒng)中，通過FPGA芯片產(chǎn)生旋轉(zhuǎn)變壓器的激勵信號，再控制A/D轉(zhuǎn)換器對旋轉(zhuǎn)變壓器的模擬信號的數(shù)據(jù)進行采樣和轉(zhuǎn)換，并對轉(zhuǎn)換完的數(shù)據(jù)進行濾波處理，使用基于CORDIC算法流水線結(jié)構(gòu)設(shè)計的反正切函數(shù)模塊解算出偏轉(zhuǎn)角θ，最后通過串行口將解算的偏差角數(shù)據(jù)輸出。本文還分析了該系統(tǒng)誤差產(chǎn)生的原因和提高系統(tǒng)精度的方法。 實驗結(jié)果表明，本文所設(shè)計的旋轉(zhuǎn)變壓器解碼器的硬件組成和軟件實現(xiàn)基本能夠較精確的完成上述的信號轉(zhuǎn)換和數(shù)據(jù)運算。
標簽： FPGA 旋轉(zhuǎn)變壓器 解碼 算法
上傳時間： 2013-05-23
上傳用戶：gdgzhym
擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點。在近年來得到了迅速的發(fā)展。本論文主要討論和實現(xiàn)了基于FPGA的直接序列擴頻信號的解擴解調(diào)處理。論文對該直擴通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺Quarus Ⅱ5.0實現(xiàn)了相關(guān)設(shè)計。 整個系統(tǒng)分為兩個部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴解調(diào)等模塊。 論文首先介紹了擴頻通信系統(tǒng)的特點以及相關(guān)技術(shù)的國內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實際需要，設(shè)計了一種零中頻DSSS解調(diào)解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動相關(guān)捕獲和分時復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度，用改進型CORDIC算法實現(xiàn)NCO來方便的進行擴展。 接著，論文給出了系統(tǒng)總體設(shè)計和發(fā)送及接受子系統(tǒng)的各個功能模塊的實現(xiàn)分析以及在Quartus Ⅱ5.0上的實現(xiàn)細節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個系統(tǒng)的硬件電路設(shè)計和它在真實系統(tǒng)中連機調(diào)試所得到的測試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結(jié)和對今后工作的展望。
上傳時間： 2013-07-04
上傳用戶：yd19890720
11.1 8位A/D轉(zhuǎn)換器ADC0809的應(yīng)用 11.2 12位A/D轉(zhuǎn)換器AD574A的應(yīng)用 11.3 串行A/D轉(zhuǎn)換器MAX1247的應(yīng)用 11.4 8位D/A轉(zhuǎn)換器DAC0832的應(yīng)用
上傳時間： 2013-07-26
上傳用戶：1051290259
16位帶有并行預(yù)置功能的右移移位寄存器，CLK1是時鐘信號， LOAD是并行數(shù)據(jù)使能信號，QB是串行輸出端口
上傳時間： 2013-04-24
上傳用戶：diamondsGQ
第一章 概述 1.1 AVR 單片機GCC 開發(fā)概述 1.2 一個簡單的例子 1.3 用MAKEFILE 管理項目 1.4 開發(fā)環(huán)境的配置 1.5 實驗板CA-M8 第二章 存儲器操作編程 2.1 AVR 單片機存儲器組織結(jié)構(gòu) 2.2 I/O 寄存器操作 2.3 SRAM 內(nèi)變量的使用 2.4 在程序中訪問FLASH 程序存儲器 2.5 EEPROM 數(shù)據(jù)存儲器操作 2.6 avr-gcc 段結(jié)構(gòu)與再定位 2.7 外部RAM 存儲器操作 2.8 堆應(yīng)用 第三章 GCC C 編譯器的使用 3.1 編譯基礎(chǔ) 3.2 生成靜態(tài)連接庫 第四章 AVR 功能模塊應(yīng)用實驗 4.1 中斷服務(wù)程序 4.2 定時器/計數(shù)器應(yīng)用 4.3 看門狗應(yīng)用 4.4 UART 應(yīng)用 4.5 PWM 功能編程 4.6 模擬比較器 4.7 A/D 轉(zhuǎn)換模塊編程 4.8 數(shù)碼管顯示程序設(shè)計 4.9 鍵盤程序設(shè)計 4.10 蜂鳴器控制 第五章 使用C 語言標準I/O 流調(diào)試程序 5.1 avr-libc 標準I/O 流描述 5.2 利用標準I/0 流調(diào)試程序 5.3 最小化的格式化的打印函數(shù) 第六章 CA-M8 上實現(xiàn)AT89S52 編程器的實現(xiàn) 6.1 編程原理 6.2 LuckyProg2004 概述 6.3 AT989S52 isp 功能簡介 6.4 下位機程序設(shè)計 第七章 硬件TWI 端口編程 7.1 TWI 模塊概述 7.2 主控模式操作實時時鐘DS1307 7.3 兩個Mega8 間的TWI 通信 第八章 BootLoader 功能應(yīng)用 8.1 BootLoader 功能介紹 8.2 avr-libc 對BootLoader 的支持 8.3 BootLoader 應(yīng)用實例 8.4 基于LuckyProg2004 的BootLoader 程序 第九章 匯編語言支持 9.1 C 代碼中內(nèi)聯(lián)匯編程序 9.2 獨立的匯編語言支持 9.3 C 與匯編混合編程 第十章 C++語言支持
上傳時間： 2013-08-01
上傳用戶：飛翔的胸毛
在慣性導(dǎo)航系統(tǒng)中，捷聯(lián)式慣性導(dǎo)航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點正逐步取代平臺式慣性導(dǎo)航系統(tǒng)，成為慣性導(dǎo)航系統(tǒng)的發(fā)展趨勢。 為了適應(yīng)捷聯(lián)慣性導(dǎo)航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設(shè)計了DSP與FPGA相結(jié)合的系統(tǒng)方案：系統(tǒng)采用MEMS器件和高性能A/D轉(zhuǎn)換器構(gòu)成慣性信號檢測單元，F(xiàn)PGA進行I/O控制，DSP完成導(dǎo)航計算。方案綜合考慮了系統(tǒng)成本、計算速度、精度、體積等各方面的因素，并通過GPS、磁航向計等信息融合進一步提高導(dǎo)航精度。 數(shù)據(jù)采集是捷聯(lián)慣導(dǎo)系統(tǒng)設(shè)計的關(guān)鍵，本文數(shù)據(jù)采集由信號調(diào)理、A/D轉(zhuǎn)換和。FPGA等幾部分組成。其中，F(xiàn)PGA是整個數(shù)據(jù)采集部分的核心，其主要功能包括：實現(xiàn)了ADC控制邏輯和時序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉(zhuǎn)換數(shù)據(jù)；擴展了UART串口，以實現(xiàn)系統(tǒng)的外部信息接口。在完成電路設(shè)計的基礎(chǔ)上，對各功能模塊進行了全面的半實物仿真，驗證了系統(tǒng)方案及各主要功能模塊的可行性。 論文簡述了慣性導(dǎo)航系統(tǒng)的應(yīng)用背景及發(fā)展狀況，介紹了捷聯(lián)慣導(dǎo)系統(tǒng)的基本原理，設(shè)計了基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)方案，實現(xiàn)了系統(tǒng)各部分硬件電路以及FPGA功能模塊，并通過搭建硬件驗證平臺和利用第三方仿真軟件，對傳感器的性能以及FPGA各功能模塊進行了較全面的驗證和仿真。結(jié)果表明：基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)能夠滿足應(yīng)用的要求，并在小型化、低成本和高性能等方面有一定的優(yōu)勢。
標簽： DSPFPGA 捷聯(lián) 慣性導(dǎo)航 系統(tǒng)設(shè)計
上傳時間： 2013-04-24
上傳用戶：1966640071
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
