<rt id="q6cc8"></rt>
摘 要： 本文件是C8051單片機(jī)DA測(cè)試實(shí)驗(yàn)程序；使用外部22.1184MHz晶振. 功能：定義 A ~ F 為功能鍵。 按"A" 鍵，輸出250HZ的方波，按"B" 鍵，輸出250HZ的正弦波形，按"C" 鍵，輸出250HZ的三角波， 按"D" 鍵，輸出250HZ的鋸齒波。用示波器在J6（DAC0）觀測(cè)結(jié)果，使用串口觀測(cè)按鍵信息。
標(biāo)簽： 22.1184 C8051 MHz 單片機(jī)
上傳時(shí)間： 2014-01-17
上傳用戶(hù)：zxc23456789
DDS鋸齒波發(fā)生器： 開(kāi)發(fā)平臺(tái)：maxplus＋FPGA 功能： 輸出X路掃屏鋸齒波。頻率可用鍵盤(pán)精確控制，設(shè)置多個(gè)擋位；可水平移動(dòng)波形；
標(biāo)簽： maxplus FPGA DDS 鋸齒波發(fā)生器
上傳時(shí)間： 2015-10-04
上傳用戶(hù)：shanml
sin產(chǎn)生器，可以於VHDL產(chǎn)生sin之?dāng)?shù)值波形，進(jìn)而輸出至dac做轉(zhuǎn)換
標(biāo)簽： sin
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：小儒尼尼奧
OPNET的介紹電子書(shū)，包含模組的創(chuàng)見(jiàn)和連結(jié)、網(wǎng)路協(xié)定的設(shè)計(jì)等介紹
標(biāo)簽： OPNET
上傳時(shí)間： 2014-01-08
上傳用戶(hù)：jcljkh
[VHDL經(jīng)典設(shè)計(jì)26例]--在xilinx芯片上調(diào)試通過(guò)--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線(xiàn)][8--含清零和同步時(shí)鐘使能的4位加法計(jì)數(shù)器][9--數(shù)控分頻器][10--4位十進(jìn)制頻率計(jì)][11--譯碼掃描顯示電路][12--用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的設(shè)計(jì)][13--用狀態(tài)機(jī)對(duì)ADC0832電路控制實(shí)現(xiàn)SIN函數(shù)發(fā)生器][14--用狀態(tài)機(jī)實(shí)現(xiàn)ADC0809的采樣電路設(shè)計(jì)][15--DMA方式A/D采樣控制電路設(shè)計(jì)][16--硬件電子琴][17--樂(lè)曲自動(dòng)演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計(jì)][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設(shè)計(jì)(COP2000)]
上傳時(shí)間： 2014-09-06
上傳用戶(hù)：han_zh
matlab實(shí)現(xiàn)的多個(gè)基礎(chǔ)程序和報(bào)告并有流程圖（1） 繪出正弦信號(hào)波形及頻譜。 （2） 單極性歸零（RZ）波形及其功率譜，占空比為50％。 （3） 升余弦滾降波形的眼圖及其功率譜。滾降系數(shù)為0.5。發(fā)送碼元取值為0、2。 （4） 最佳基帶系統(tǒng)的Pe~Eb\No曲線(xiàn)，升余弦滾降系數(shù)a=0.5，取樣值的偏差是Ts/4。 （5） Pe~Eb\No，升余弦滾降系數(shù)a=0.5，取樣時(shí)間無(wú)偏差，但信道是多徑信道，C(f)=abs(1-0.5*exp(-j*2*pi*f*dt))，dt=Ts/2。 （6） 仿真數(shù)字基帶傳輸系統(tǒng)，包括輸入、輸出信號(hào)波形及其功率譜，眼圖（升余弦滾降系數(shù)a=0.5），Pe~Eb\No曲線(xiàn)，取樣時(shí)間無(wú)偏差。
標(biāo)簽： matlab 波形 程序 報(bào)告
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：aix008
用C#實(shí)現(xiàn)能產(chǎn)生PDF格式文件的源碼，對(duì)於想要開(kāi)發(fā)類(lèi)似acrobat reader的功能軟件，很具參考價(jià)值
標(biāo)簽： 格式文件
上傳時(shí)間： 2016-07-31
上傳用戶(hù)：tfyt
這本書(shū)是多年來(lái)我對(duì)專(zhuān)業(yè)程式員所做的C++ 教學(xué)課程下的一個(gè)自然產(chǎn)物。我發(fā)現(xiàn)，大部份學(xué)生在一個(gè)星期的密集訓(xùn)練之後，即可適應(yīng)這個(gè)語(yǔ)言的基本架構(gòu)，但要他們「將這些基礎(chǔ)架構(gòu)以有效的方式組合運(yùn)用」，我實(shí)在不感樂(lè)觀。於是我開(kāi)始嘗試組織出一些簡(jiǎn)短、明確、容易記憶的準(zhǔn)則，做為C++ 高實(shí)效性程式開(kāi)發(fā)過(guò)程之用。那都是經(jīng)驗(yàn)豐富的C++ 程式員幾乎總是會(huì)奉行或幾乎肯定要避免的一些事情。structures of computer science.
標(biāo)簽： 程式
上傳時(shí)間： 2016-10-13
上傳用戶(hù)：362279997
Verlog HDL 寫(xiě)得一款32路方波發(fā)生器，例子是4路可以自己加，相位可調(diào)，頻率可調(diào)，占空比可調(diào)。具體參見(jiàn)readme.doc.此處只提供了源碼包含頂層模塊sgs32.v 子模塊dds.v和pll設(shè)置模塊altp.v及波形驅(qū)動(dòng)文件
標(biāo)簽： Verlog HDL 方波發(fā)生器
上傳時(shí)間： 2016-12-07
上傳用戶(hù)：daoxiang126
look1為電子看板的第二個(gè)芯片，使用自制的握手信號(hào)與look通訊，可以進(jìn)行數(shù)據(jù)傳送，以及控制16個(gè)數(shù)碼管顯示，此案例已成功用於生產(chǎn)現(xiàn)志，所用的元件很少，功能較大呢
上傳時(shí)間： 2017-01-02
上傳用戶(hù)：han_zh
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<button id="ukag4"></button>