產生波形例如正弦波，三角波，方波，鋸齒波等一系列的波形
標簽： 波形發生器
上傳時間： 2013-04-24
上傳用戶：ljt101007
(臺達)開關電源基本原理與設計介紹，比較實用
標簽： 開關電源
上傳時間： 2013-06-15
上傳用戶：ybysp008
如何應用PC的基礎語言進行波形函數值運算求得對應函數值再加以存盤例如正弦波三角波對數波調變波等或其它各種函數具體方法如下取函數值文件與主程序連接形成一智能型多功能函數信號發生器在WAVRASM程序下作調試然后將程序轉換燒寫在AVR內PROM或AVR擴展系統的多組并聯輸出控制中插于正弦公司所設計開發的SN-AVREP萬用實驗開發電路中即研制出一部微電腦智能型多功能函數波信號發生器這是本實驗的主要目的
上傳時間： 2013-05-18
上傳用戶：sh19831212
高級數據鏈路控制規程，是由ISO開發，面向比特的數據鏈路層協議，具有差錯檢測功能強大、高效和同步傳輸的等特點，是通信領域中應用最廣泛的協議之一。隨著大規模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數據鏈路控制器外設，幾乎涵蓋了HDLC規程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制，將具有成本低廉、靈活性好、便于擴展為操作系統下的應用程序等優點。本文在這一背景下，提出了在ARM下實現鏈路層傳輸的方案，在方案中實現了基于HDLC協議子集的簡單協議。 本文以嵌入式的高速發展為背景，對基于ARM核微處理器的鏈路層通信規程進行研究，闡述了HDLC幀的結構、特點和工作原理，提出了在ARM芯片上實現HDLC規程的兩種方法，同時給出其設計方案、關鍵代碼和調試方法。其中，重點對無操作系統時中斷模式下，以及基于操作系統時ARM芯片上實現HDLC規程的方法進行了探討設計。
標簽： ARM 高級數據鏈路控制規程
上傳時間： 2013-08-04
上傳用戶：時代將軍
根據機械電子工程類專業測控實驗教學平臺數據采集的需要，在綜合考慮成本和性能基礎上，提出以為主處理芯片的數據采集卡設計方案。 該方案的主要特點是，使用基于ARM7TDMI內核的，工作主頻最高可達44MHz；內置高性能的ADC和DAC模塊，采樣速度最高可達1MSPS，采樣精度為12位；模擬信號輸入通道最多可達16路，模擬信號輸出通道最高可達4路；具有豐富的外設資源可以使用，GPIO口數目最高可達40個。 在設計中采用了模塊化思想，將系統分為四個功能模塊：主模塊的功能是控制ADC進行信號采集和DAC進行模擬信號輸出；模擬信號模塊的作用是對傳感器輸入信號和DAC輸出波形進行簡單的調理；數字信號模塊引出32路數字I/O口，可用于需要采集數字量的場合；JTAG模塊可進行程序的調試和下載，對于數據采集卡的二次開發有很大的作用。 在本數據采集卡上，嘗試進行了μC/OSⅡ操作系統的移植，成功實現了四個任務的管理。在實際應用中，工作數小時仍可保持正常的運行。 為檢驗數據采集卡的串口通訊能力，利用LabVIEW程序讀取下位機串口發送的已采集到的數據，進行波形圖繪制。 為檢驗本數據采集卡的ADC和DAC精度，設計實驗利用DAC輸出波形，并利用ADC將采集到的波形通過LabVIEW顯示，測量結果顯示兩者電壓值誤差均在可允許的3LSB（Least Significant Bit）范圍內，表明本數據采集卡已基本實現預期設計指標。
上傳時間： 2013-04-24
上傳用戶：bruce
變頻技術作為現代電力電子的核心技術，集現代電子、信息和智能技術于一體。而SPWM(正弦波脈寬調制)波的產生和控制則是變頻技術的核心之一。本文對SPWM 波形生成的三種算法--對稱規則采樣法、不對稱規則
上傳時間： 2013-04-24
上傳用戶：793212294
自上個世紀九十年代以來，我國著名學者、現中國科學院院士、清華大學陳難先教授等人使用無窮級數的Mobius反演公式解決了一系列重要的應用物理中的逆問題，例如費米體系逆問題、信號處理等，開創了應用、推廣數論中的Mobius變換解決物理學中各種逆問題的巧妙方法，其工作在1990年得到了世界著名的《NATURE》雜志的整版專評與高度評價。華僑大學蘇武潯、張渭濱教授等則把Mobius變換的方法應用于幾種常用波形（包括周期矩形脈沖，奇偶對稱方波和三角波等）的傅立葉級數的逆變換運算，得到正、余弦函數及一般周期信號的各種常用波形的信號展開；并求得了與各種常用波形信號函數族相正交的函數族，以用于各展開系數的計算與信息的解調；而后把它們應用到通信系統中，提出了一種新的通信系統，即新型Chen-Mobius通信系統。 在新型通信系統中，把這種正交函數族應用于系統的相干調制解調中，取代傳統通信系統中調制解調所采用的三角正交函數族。正是這種正交函數族使得通信系統的傳輸性能大大提高，保密性加強，而且正交函數族產生很方便。 本文從軟件仿真和硬件實現兩個方面對Chen-Mobius通信系統進行了驗證。首先，利用MATLAB軟件構建Chen-Mobius數字通信系統，通過計算機編程，對Chen-Mobius單路、四路和八路的數字通信系統進行仿真分析，對該系統在不同信噪比情況下的錯誤概率進行了計算，并繪出了信噪比-錯誤概率曲線；其次，在QuartusⅡ軟件平臺上，利用VHDL語言文本輸入和原理圖輸入的方法構建Chen-Mobius數字通信系統，對該系統進行了仿真，包括設計綜合、引腳分配、仿真驗證、時序分析等；再次，在QuartusⅡ軟件仿真的基礎上，在Altera公司的Stratix GX芯片上，實現了硬件的編程和下載，從而完成了Chen-Mobius數字通信系統的FPGA實現；最后，從MATLAB軟件仿真和硬件實現的結果出發，通過分析系統的性能，簡單展望了Chen-Mobius數字通信系統的應用前景。 本文通過軟件仿真得到了Chen-Mobius數字通信系統的信噪比-錯誤概率曲線，從理論上驗證了該系統的強的抗干擾能力；利用FPGA完成了系統的硬件實現，從實際上驗證了該系統的可實現性。從兩方面都可以說明，Chen-Mobius通信系統雖然只是一個新的起點，但它卻預示著光明的應用前景。
標簽： ChenMobius MATLAB FPGA 數字通信系統
上傳時間： 2013-05-19
上傳用戶：sa123456
近年來，隨著控制系統規模的擴大和總線技術的發展，對數據采集和傳輸技術提出了更高的要求。目前，很多設備需要實現從單串口通信到多路串口通信的技術改進。同時，隨著以太網技術的發展和普及，這些設備的串行數據需要通過網絡進行傳輸，因而有必要尋求一種解決方案，以實現技術上的革新。 本文分別對串行通信和基于TCP/IP協議的以太網通信進行研究和分析，在此基礎上，設計一個嵌入式系統一基于APM處理器的多路串行通信與以太網通信系統，來實現F8-DCS系統中多路串口數據采集和以太網之間的數據傳輸。主要作了如下工作：首先，分析了當前串行通信的應用現狀和以太網技術的發展動態，通過比較傳統的多路串口通信系統的優缺點，設計出了一種采用CPID技術和CAN總線技術相結合的新型技術，并結合F8-DCS系統數據量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細的研究。然后，根據課題的實際需求，對系統進行總體設計和功能模塊劃分，并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網通信接口以及二者之間的數據傳輸接口的電路設計。在軟件設計上，對系統的啟動代碼、串行通信協議、串口驅動以及多串口與網口間雙向數據傳輸等進行了詳細的論述。最后，將上述技術應用于某大型火電廠主機F8-DCS系統I/O通訊網絡的測試與分析，達到了設計要求。
上傳時間： 2013-07-31
上傳用戶：aeiouetla
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
