十六進制單精度浮點數轉十進制數的小工具
標簽： HexSingleToDecimal 十六進制 精度 浮點數
上傳時間： 2013-11-15
上傳用戶：yupw24
FPGA實現多進制FSK的調制解調
上傳時間： 2013-11-19
上傳用戶：xjy441694216
知識_熱轉印PCB制板過程實錄熱轉印做PCB板的
上傳時間： 2013-11-07
上傳用戶：蒼山觀海
本文介紹了AT24C01系列二線制串行EEPROM的使用方法及串行EEPROM與單片機的軟件接口，簡要說明其在電機控制中保存控制參數的應用
上傳時間： 2013-11-21
上傳用戶：lps11188
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
J-LIN仿真器操作步驟，J-LIN仿真器操作步驟。
上傳時間： 2013-10-31
上傳用戶：1966640071
[西門子S7-200、S7-300系列PLC編程電纜制作圖（MPI電纜）]
上傳時間： 2013-10-08
上傳用戶：dongbaobao
30種PLC電纜制作圖.pdf
上傳時間： 2014-02-12
上傳用戶：685
計算機中的數制和編碼
上傳時間： 2014-04-19
上傳用戶：一諾88
pcie基本概念及其工作原理介紹：PCI Express®（或稱PCIe®），是一項高性能、高帶寬，此標準由互連外圍設備專業組（PCI-SIG）制 訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構以及圖形加速端口（AGP）。 轉向PCIe主要是為了實現顯著增強系統吞吐量、擴容性和靈活性的目標，同時還要降低制造成本，而這 些都是基于總線的傳統互連標準所達不到的。PCI Express標準在設計時著眼于未來，并且能夠繼續演 進，從而為系統提供更大的吞吐量。第一代PCIe規定的吞吐量是每秒2.5千兆比特（Gbps），第二代規 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0標準已經支持8.0 Gbps的吞吐量。在PCIe標準繼續充分利 用最新技術來提供不斷加大的吞吐量的同時，采用分層協議也便于PCI向PCIe的演進，并保持了與現有 PCI應用的驅動程序軟件兼容性。 雖然最初的目標是計算機擴展卡以及圖形卡，但PCIe目前也廣泛適用于涵蓋更廣的應用門類，包括網絡 組建、通信、存儲、工業電子設備和消費類電子產品。 本白皮書的目的在于幫助讀者進一步了解PCI Express以及成功PCIe成功應用。 PCI Express基本工作原理 拓撲結構 本節介紹了PCIe協議的基本工作原理以及當今系統中實現和支持PCIe協議所需要的各個組成部分。本節 的目標在于提供PCIe的相關工作知識，并未涉及到PCIe協議的具體復雜性。 PCIe的優勢就在于降低了復雜度所帶來的成本。PCIe屬于一種基于數據包的串行連接協議，它的復雜度 估計在PCI并行總線的10倍以上。之所以有這樣的復雜度，部分是由于對以千兆級的速度進行并行至串 行的數據轉換的需要，部分是由于向基于數據包實現方案的轉移。 PCIe保留了PCI的基本載入-存儲體系架構，包括支持以前由PCI-X標準加入的分割事務處理特性。此 外，PCIe引入了一系列低階消息傳遞基元來管理鏈路（例如鏈路級流量控制），以仿真傳統并行總線的 邊帶信號，并用于提供更高水平的健壯性和功能性。此規格定義了許多既支持當今需要又支持未來擴展 的特性，同時還保持了與PCI軟件驅動程序的兼容性。PCI Express的先進特性包括：自主功率管理； 先進錯誤報告；通過端對端循環冗余校驗（ECRC）實現的端對端可靠性，支持熱插拔；以及服務質量（QoS）流量分級。
上傳時間： 2013-11-29
上傳用戶：zw380105939
