<li id="cceka"></li>
一位全減器的ＶＨＤＬ的設計報告，里面包含完整的程序
標簽： 減 報告
上傳時間： 2015-07-23
上傳用戶：黃華強
fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
標簽： vhd fulladder adder multi
上傳時間： 2015-09-03
上傳用戶：上善若水
LCD位圖編輯器,有注冊碼,非常好用,可以輸出你想要的位圖格式,支持單色,彩色.
標簽： LCD 位圖 編輯器 彩色
上傳時間： 2015-09-13
上傳用戶：王小奇
4位全加器原碼，包括仿真碼和4位計數器碼。
標簽： 全加器
上傳時間： 2015-09-25
上傳用戶：a673761058
TLV5617AID雙通道10位DA轉換器源代碼
標簽： 5617 TLV AID DA轉換器
上傳時間： 2013-12-22
上傳用戶：ma1301115706
4位乘法器,4位除法器 8位數據鎖存器,8位相等比較器,帶同步復位的狀態 機,元件例化與層次設計,最高優先級編碼器
標簽： 乘法器 8位 除法器 數據
上傳時間： 2014-12-07
上傳用戶：pompey
多路點滴速度控制與顯示裝置設計論文--能自動檢測輸液液位，并將各床位液位和輸液速度信號傳送至護辦室，在護辦室對多個病房各個床位的輸液情況進行巡回檢測和顯示。當液位低于設定下限值，輸液速度過高或過低，在護辦室和相應床位處發出聲光報警，提醒護理人員及時處理，采用一種變介電常數型電容式液位傳感器。
標簽： 多路 點滴 顯示裝置 液位
上傳時間： 2015-10-25
上傳用戶：123456wh
設計一個字節（8 位）比較器。 要求：比較兩個字節的大小，如a[7:0]大于 b[7:0]輸出高電平,否則輸出低電平,改寫測試 模型,使其能進行比較全面的測試 。
標簽： 字節 比較器 比較
上傳時間： 2015-11-07
上傳用戶：manking0408
用verlog語言編的一些基礎實驗,適合于FPGA/CPLD的初學者。內容包括8位優先編碼器，乘法器，除法器，多路選擇器，二進制轉BCD碼，加法器，減法器等等。
標簽： verlog FPGA CPLD 8位
上傳時間： 2013-12-29
上傳用戶：siguazgb
成都理工大學基于MAXPLUS II 的設計過程報告內涵有源程序及設計過程中的調試：在文本編輯窗口中輸入二進制8位優先編碼器的程序； 3設計驅動顯示程序如下： 5采用原理圖方式設計如下： 6引角分配圖如下： 7仿真結果如下：
標簽： MAXPLUS 過程 程序 II
上傳時間： 2014-12-02
上傳用戶：zhuoying119
蟲蟲下載站版權所有 京ICP備2021023401號-1
<dl id="accyi"></dl>
