該文為WCDMA系統(tǒng)功率控制環(huán)路與閉環(huán)發(fā)射分集算法FPGA實(shí)現(xiàn)研究.主要內(nèi)容包括功率控制算法與閉環(huán)發(fā)射分集算法的分析與討論,在分析討論的基礎(chǔ)上進(jìn)行了FPGA實(shí)現(xiàn)方案的設(shè)計(jì)以及系統(tǒng)的實(shí)現(xiàn).另外在文中還介紹了可編程器件方面的常識、FPGA的設(shè)計(jì)流程以及同步電路設(shè)計(jì)方面的有關(guān)技術(shù).
上傳時(shí)間： 2013-05-18
上傳用戶：shinnsiaolin
該文針對復(fù)雜信號實(shí)時(shí)處理的困難,提出了采用FPGA來實(shí)現(xiàn)信號處理的方法,并根據(jù)系統(tǒng)需要設(shè)計(jì)了一個(gè)嵌入式實(shí)驗(yàn)平臺.根據(jù)FPGA實(shí)現(xiàn)信號處理的關(guān)鍵點(diǎn):設(shè)計(jì)合理的FPGA結(jié)構(gòu),體現(xiàn)算法的并行性和流水性,論文著重分析了用FPGA實(shí)現(xiàn)陣列結(jié)構(gòu)處理的具體方法和實(shí)現(xiàn)過程.論文從分析算法的并行度入手,提出用相關(guān)圖方法直觀反映算法的相關(guān)性,在此基礎(chǔ)上設(shè)計(jì)了算法的信號流圖結(jié)構(gòu)和脈動陣列結(jié)構(gòu).并針對典型信號處理算法(矩陣運(yùn)算、卷積運(yùn)算)進(jìn)行了并行度分析,相關(guān)圖設(shè)計(jì)和從相關(guān)圖導(dǎo)出脈動陣列結(jié)構(gòu)的研究.同時(shí)針對FPGA特點(diǎn),提出了采用CORDIC結(jié)構(gòu)來設(shè)計(jì)通用運(yùn)算單元,給出其流水實(shí)現(xiàn)的結(jié)構(gòu),結(jié)合脈動陣列結(jié)構(gòu)提高了矩陣運(yùn)算性能.最后設(shè)計(jì)一個(gè)以32位CPU為核心的實(shí)驗(yàn)平臺,編寫了啟動程序和診斷程序.
標(biāo)簽： FPGA 信號處理 法的研究 實(shí)驗(yàn)
上傳時(shí)間： 2013-04-24
上傳用戶：1427796291
加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)已不能滿足人們的保密要求.在未來的20年內(nèi),高級數(shù)據(jù)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).在不對原有應(yīng)用系統(tǒng)作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實(shí)現(xiàn)模型,并基于XILINX公司的FPGA器件設(shè)計(jì)了IP核,介紹了I P核設(shè)計(jì)中主要模塊的設(shè)計(jì)方法.最后對該IP核進(jìn)行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設(shè)計(jì)全過程.文章首先闡述了該設(shè)計(jì)的課題背景,給出了使用VHDL方法設(shè)計(jì)密碼電路的特點(diǎn)和研究思路和特點(diǎn),然后對IP核的設(shè)計(jì)環(huán)境和密碼算法進(jìn)行了介紹.在此基礎(chǔ)上,詳細(xì)討論了3-DES算法的密碼芯片設(shè)計(jì)方法和各個(gè)電路模塊實(shí)現(xiàn)的結(jié)構(gòu)圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個(gè)模塊設(shè)計(jì)的介紹,闡明了使用VHDL語言設(shè)計(jì)專用集成電路的原理和特點(diǎn).
上傳時(shí)間： 2013-04-24
上傳用戶：萌萌噠小森森
義隆單片機(jī)應(yīng)用算法例子,有加減X除，歡迎交流
標(biāo)簽： 義隆 單片機(jī)應(yīng)用 算法
上傳時(shí)間： 2013-04-24
上傳用戶：西伯利亞狼
微電子技術(shù)的發(fā)展，特別是可編程邏輯器件的產(chǎn)生加速了電子設(shè)計(jì)技術(shù)的發(fā)展，現(xiàn)代電子設(shè)計(jì)技術(shù)的核心日趨轉(zhuǎn)向基于計(jì)算機(jī)的電子設(shè)計(jì)自動化技術(shù)，即EDA技術(shù)。EDA技術(shù)采用的自頂向下設(shè)計(jì)流程代替了原有的自下而上設(shè)計(jì)流程，縮短了集成電路的開發(fā)周期，節(jié)省了開發(fā)費(fèi)用，促進(jìn)了集成電路的發(fā)展。布局布線是計(jì)算機(jī)設(shè)計(jì)自動化的一個(gè)重要環(huán)節(jié)，也是計(jì)算機(jī)輔助設(shè)計(jì)的一個(gè)重要課題，其性能的好壞直接影響到電子設(shè)計(jì)自動化技術(shù)的可靠性。 本文首先介紹了布局布線前的背景知識，然后對學(xué)術(shù)上成熟的VPR布局布線工具所采用的算法進(jìn)行了闡述，分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法，最后重點(diǎn)研究了自動布線算法，并作出了以下改進(jìn)；根據(jù)FPGA布線算法的需要對雙向啟發(fā)式搜索算法進(jìn)行了相應(yīng)的理論分析及改進(jìn)；基于VPR實(shí)現(xiàn)了網(wǎng)線遞增排序方法，并與網(wǎng)線遞減排序進(jìn)行了比較；在原有的時(shí)序驅(qū)動布線啟發(fā)式函數(shù)中引入了面積約束條件以節(jié)約FPGA布線的面積。 通過對測試數(shù)據(jù)的分析比較，發(fā)現(xiàn)：引入雙向啟發(fā)式搜索算法能大大增加布線拆線的速度；遞增有序比遞減有序布線減少了運(yùn)行時(shí)間；時(shí)序驅(qū)動布線算法中引入面積約束后，大大減少了布線面積。
上傳時(shí)間： 2013-07-17
上傳用戶：yxgi5
在信道編碼的發(fā)展進(jìn)程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現(xiàn)在編碼界引起了廣泛的關(guān)注，并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點(diǎn)，由于交織器的存在，致使譯碼復(fù)雜度高，譯碼時(shí)延長且因?yàn)榈痛a重碼字，存在錯(cuò)誤平臺現(xiàn)象。在Turbo碼的基礎(chǔ)上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優(yōu)點(diǎn)，又因?yàn)門urbo乘積碼的構(gòu)造采用了線性分組碼，所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應(yīng)用到各種通信場合，大有取代傳統(tǒng)的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎(chǔ)知識；又據(jù)Turbo乘積碼目前的應(yīng)用狀況，回顧了Turbo碼的發(fā)展歷史；其次，根據(jù)Turbo乘積碼的構(gòu)造原理，探討了構(gòu)造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過軟件仿真實(shí)現(xiàn)了該迭代譯碼算法，得到的結(jié)果達(dá)到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì)方案。據(jù)實(shí)際工作中碰到的非標(biāo)準(zhǔn)信號，給出了整體模塊設(shè)計(jì)圖，及相應(yīng)模塊的功能和模塊問連接的各種參數(shù)。并實(shí)現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題，提出了下一步工作建議和研究方向。
上傳時(shí)間： 2013-07-02
上傳用戶：ndyyliu
雙基地合成孔徑雷達(dá)(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達(dá)，也是當(dāng)今SAR技術(shù)的一個(gè)發(fā)展方向，在軍用及民用領(lǐng)域都具有良好的應(yīng)用前景，近年來成為研究的熱點(diǎn)。本文則側(cè)重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實(shí)現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面，推導(dǎo)了雙基地SAR的系統(tǒng)分辨特性及雷達(dá)方程，分析了主要系統(tǒng)參數(shù)之間的約束關(guān)系。針對正側(cè)視機(jī)載雙基地SAR系統(tǒng)，本文對距離一多普勒算法進(jìn)行了推廣。最后得到點(diǎn)目標(biāo)的仿真結(jié)果。 在成像算法的FPGA實(shí)現(xiàn)上，在System Generator環(huán)境下對算法進(jìn)行定點(diǎn)仿真。完成距離一多普勒成像算法的硬件實(shí)現(xiàn)，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設(shè)計(jì)、DCM數(shù)字時(shí)鐘管理等主要部分。針對硬件實(shí)現(xiàn)的特點(diǎn)，對算法的部分運(yùn)算進(jìn)行了簡化。 為了對算法實(shí)現(xiàn)進(jìn)行驗(yàn)證，設(shè)計(jì)開發(fā)了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設(shè)計(jì)，主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時(shí)鐘等部分。
上傳時(shí)間： 2013-07-26
上傳用戶：是王洪文
本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模的可編程邏輯器件實(shí)現(xiàn)CCD（Charge Coupled Device，電荷耦合器件）數(shù)字圖像的實(shí)時(shí)采集及預(yù)處理。基于對實(shí)時(shí)圖像處理系統(tǒng)的研究與設(shè)計(jì)，本文主要研究工作及成果如下： 1.本論文詳細(xì)的介紹了圖像采集卡的結(jié)構(gòu)和基本工作原理。同時(shí)，針對高分辨率的CCD攝像機(jī)，探討了有關(guān)點(diǎn)目標(biāo)與CCD像元一一對應(yīng)的圖像采集及其硬件和軟件設(shè)計(jì)方法。 2.本文分析了星圖中弱小目標(biāo)、噪聲以及背景的特點(diǎn)，給出了點(diǎn)目標(biāo)的場景圖像的數(shù)學(xué)模型及復(fù)雜背景下點(diǎn)目標(biāo)檢測的預(yù)處理方法。針對星圖灰度分布的特點(diǎn)，采用高斯低通濾波算法和高通濾波算法對星圖進(jìn)行預(yù)處理，同時(shí)還對圖像掃描聚類算法進(jìn)行了研究與分析。 3.數(shù)字信號處理器常常因?yàn)樵趶?fù)雜性、運(yùn)算速度等方面的限制，難以實(shí)時(shí)的實(shí)現(xiàn)復(fù)雜的檢測算法。本文采用FPGA技術(shù)，實(shí)現(xiàn)了復(fù)雜背景下弱點(diǎn)目標(biāo)的預(yù)處理算法，解決了計(jì)算、數(shù)據(jù)緩沖和存儲操作協(xié)調(diào)一致的問題，同時(shí)采用并行高密度加法器和流水線的工作方式，使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大的提高，合理的解決了資源和速度之間的相互制約問題，并在實(shí)際中取得滿意的結(jié)果。
上傳時(shí)間： 2013-07-03
上傳用戶：wang5829
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號處理的特點(diǎn)做了特定設(shè)計(jì)，集成了存儲器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個(gè)公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實(shí)現(xiàn)特定的信號處理算法，如FFT、FIR等算法，為電子設(shè)計(jì)工程師提供了新的選擇。實(shí)時(shí)圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個(gè)復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實(shí)現(xiàn)簡單、運(yùn)算量大、實(shí)時(shí)性高的這類處理過程由大容量高性能的FPGA實(shí)現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運(yùn)行算法結(jié)構(gòu)復(fù)雜，乘加運(yùn)算多的算法。整個(gè)系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個(gè)部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計(jì)了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計(jì)圖。并對電路板進(jìn)行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計(jì)，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實(shí)驗(yàn)與經(jīng)濟(jì)效果。（3）充分利用FPGA的設(shè)計(jì)開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實(shí)現(xiàn)，并給出了詳細(xì)的實(shí)現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗(yàn)調(diào)試，達(dá)到要求。（4）研究了PCI接口通訊的實(shí)現(xiàn)方式，選用PCI9054芯片實(shí)現(xiàn)通訊，完成PCI接口電路設(shè)計(jì)，經(jīng)過調(diào)試，實(shí)現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲器的擴(kuò)展、時(shí)鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計(jì)。
標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理
上傳時(shí)間： 2013-07-22
上傳用戶：Divine
AES是美國于2000年10月份確立的高級加密標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數(shù)據(jù)網(wǎng)絡(luò)的關(guān)鍵，要保證在公眾網(wǎng)上傳輸?shù)男畔⒉槐桓`取和偷聽，必須對數(shù)據(jù)進(jìn)行加密。在不影響網(wǎng)絡(luò)性能的前提下，快速實(shí)現(xiàn)數(shù)據(jù)加密/解密，對于開發(fā)高性能的安全路由器、安全網(wǎng)關(guān)等對數(shù)據(jù)處理速度要求高的通信設(shè)備具有重要的意義。 在目前可查詢的基于FPGA技術(shù)實(shí)現(xiàn)AESCBC的設(shè)計(jì)中，最快的加/解密速度達(dá)到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達(dá)到1.4Gbps。但根據(jù)國外測試結(jié)果表明，即使開發(fā)的路由器本身就基于高性能的雙64位MIPS網(wǎng)絡(luò)處理器，軟件加密解決方案僅能達(dá)到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實(shí)現(xiàn)AESCBC的方法有缺點(diǎn)的情況下，在深入研究影響硬件快速實(shí)現(xiàn)AESCBC難點(diǎn)基礎(chǔ)上，設(shè)計(jì)出一種適應(yīng)于報(bào)文加密解密的硬件快速實(shí)現(xiàn)AESCBC的方案，在設(shè)計(jì)中采用加密解密和密鑰展開并行工作，實(shí)現(xiàn)了在線提供子密鑰。在解密中采用了雙隊(duì)列技術(shù)，實(shí)現(xiàn)了報(bào)文解密和子密鑰展開協(xié)調(diào)工作，提高了解密速度。 本文在quartus全面仿真設(shè)計(jì)方案的基礎(chǔ)上，全面驗(yàn)證了硬件實(shí)現(xiàn)AESCBC方案的正確性，全面分析了本設(shè)計(jì)加密解密的性能。并且針對設(shè)計(jì)中的流水線效率低的問題，提出改善流水線性能的方案，設(shè)計(jì)出報(bào)文級并行加密解密方案，并且給出了硬件實(shí)現(xiàn)VPN的初步方案。實(shí)現(xiàn)了單一模塊加密速度達(dá)到1.16Gbps，單一模塊解密速度達(dá)到900Mbps，多個(gè)模塊并行工作加密解密速度達(dá)到6.4Gbps。 論文最后給出了總結(jié)與展望。目前實(shí)現(xiàn)的AESCBC算法，只能通過仿真驗(yàn)證其功能的正確性，還需要下載到芯片上做進(jìn)一步的驗(yàn)證。要用硬件實(shí)現(xiàn)整個(gè)IPSec，還要進(jìn)一步開發(fā)基于FPGA的技術(shù)。總之，為了適應(yīng)路由器發(fā)展的需求，還有很多技術(shù)需要研究。
標(biāo)簽： AES_CBC FPGA 性能 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-05-29
上傳用戶：wangzhen1990
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
