加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國(guó)家的安全和發(fā)展.隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)已不能滿足人們的保密要求.在未來(lái)的20年內(nèi),高級(jí)數(shù)據(jù)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).在不對(duì)原有應(yīng)用系統(tǒng)作大的改動(dòng)的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實(shí)現(xiàn)模型,并基于XILINX公司的FPGA器件設(shè)計(jì)了IP核,介紹了I P核設(shè)計(jì)中主要模塊的設(shè)計(jì)方法.最后對(duì)該IP核進(jìn)行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設(shè)計(jì)全過(guò)程.文章首先闡述了該設(shè)計(jì)的課題背景,給出了使用VHDL方法設(shè)計(jì)密碼電路的特點(diǎn)和研究思路和特點(diǎn),然后對(duì)IP核的設(shè)計(jì)環(huán)境和密碼算法進(jìn)行了介紹.在此基礎(chǔ)上,詳細(xì)討論了3-DES算法的密碼芯片設(shè)計(jì)方法和各個(gè)電路模塊實(shí)現(xiàn)的結(jié)構(gòu)圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過(guò)對(duì)各個(gè)模塊設(shè)計(jì)的介紹,闡明了使用VHDL語(yǔ)言設(shè)計(jì)專用集成電路的原理和特點(diǎn).
資源簡(jiǎn)介：加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國(guó)家的安全和發(fā)展.隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)已不能滿足人們的保密要求.在未來(lái)的20年內(nèi),高級(jí)數(shù)據(jù)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).在不對(duì)原有應(yīng)用系統(tǒng)作大的改...
上傳時(shí)間： 2013-04-24
上傳用戶：萌萌噠小森森
資源簡(jiǎn)介：基于FPGA的數(shù)字中頻接收機(jī)設(shè)計(jì)及算法仿真 ? ? ? ? ?
上傳時(shí)間： 2022-03-19
上傳用戶：jiabin
資源簡(jiǎn)介：一般由信源發(fā)出的數(shù)字基帶信號(hào)含有豐富的低頻分量，甚至直流分量，這些信號(hào)往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙?duì)其進(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號(hào)在傳輸過(guò)程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時(shí)間： 2013-05-26
上傳用戶：teddysha
資源簡(jiǎn)介：一般由信源發(fā)出的數(shù)字基帶信號(hào)含有豐富的低頻分量，甚至直流分量，這些信號(hào)往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙?duì)其進(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號(hào)在傳輸過(guò)程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時(shí)間： 2013-04-24
上傳用戶：siguazgb
資源簡(jiǎn)介：遺傳算法是一種基于自然選擇原理的優(yōu)化算法，在很多領(lǐng)域有著廣泛的應(yīng)用。但是，遺傳算法使用計(jì)算機(jī)軟件實(shí)現(xiàn)時(shí)，會(huì)隨著問題復(fù)雜度和求解精度要求的提高，產(chǎn)生很大的計(jì)算延時(shí)，這種計(jì)算的延時(shí)限制了遺傳算法在很多實(shí)時(shí)性要求較高場(chǎng)合的應(yīng)用。為了提升運(yùn)行速度，...
上傳時(shí)間： 2013-06-15
上傳用戶：hakim
資源簡(jiǎn)介：基于FPGA的LCD&VGA控制器設(shè)計(jì) 字?jǐn)?shù)不夠
上傳時(shí)間： 2013-08-05
上傳用戶：ginani
資源簡(jiǎn)介：基于FPGA的樂曲發(fā)生器電路設(shè)計(jì) 附含源代碼（quartersii環(huán)境下運(yùn)行）
上傳時(shí)間： 2013-08-07
上傳用戶：pwcsoft
資源簡(jiǎn)介：優(yōu)秀碩士論文，基于FPGA的雷達(dá)信號(hào)模擬器設(shè)計(jì)，對(duì)學(xué)FPGA的，特別是學(xué)雷達(dá)的同學(xué)有很好的參考價(jià)值
上傳時(shí)間： 2013-08-10
上傳用戶：dianxin61
資源簡(jiǎn)介：為了滿足對(duì)隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r(shí)檢測(cè)隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測(cè)設(shè)計(jì)方案。根據(jù)NIST的測(cè)試標(biāo)準(zhǔn)，采用基于統(tǒng)計(jì)的方法，在FPGA內(nèi)部實(shí)現(xiàn)了對(duì)隨機(jī)序列的頻率測(cè)試、游程測(cè)試、最大游程測(cè)試、離散傅里葉變換測(cè)試和二元矩陣...
上傳時(shí)間： 2013-11-13
上傳用戶：lliuhhui
資源簡(jiǎn)介：基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-07
上傳用戶：erkuizhang
資源簡(jiǎn)介：基于FPGA的FFT算法實(shí)現(xiàn)
上傳時(shí)間： 2014-12-28
上傳用戶：chongchongsunnan
資源簡(jiǎn)介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時(shí)間： 2013-11-06
上傳用戶：songkun
資源簡(jiǎn)介：基于FPGA的誤碼率測(cè)試儀設(shè)計(jì)基于FPGA的誤碼率測(cè)試儀設(shè)計(jì)
上傳時(shí)間： 2013-08-02
上傳用戶：1159797854
資源簡(jiǎn)介：為了滿足對(duì)隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r(shí)檢測(cè)隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測(cè)設(shè)計(jì)方案。根據(jù)NIST的測(cè)試標(biāo)準(zhǔn)，采用基于統(tǒng)計(jì)的方法，在FPGA內(nèi)部實(shí)現(xiàn)了對(duì)隨機(jī)序列的頻率測(cè)試、游程測(cè)試、最大游程測(cè)試、離散傅里葉變換測(cè)試和二元矩陣...
上傳時(shí)間： 2015-01-01
上傳用戶：瓦力瓦力hong
資源簡(jiǎn)介：基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2015-01-01
上傳用戶：fudong911
資源簡(jiǎn)介：基于FPGA的FFT算法實(shí)現(xiàn)
上傳時(shí)間： 2013-11-06
上傳用戶：LP06
資源簡(jiǎn)介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時(shí)間： 2013-12-22
上傳用戶：forzalife
資源簡(jiǎn)介：UCLINUX2.6核下的vga驅(qū)動(dòng)。基于framebuffer機(jī)理。硬件設(shè)計(jì)采用基于FPGA的軟核NIOSII設(shè)計(jì)。
上傳時(shí)間： 2015-10-03
上傳用戶：拔絲土豆
資源簡(jiǎn)介：基于FPGA的分頻器設(shè)計(jì),已經(jīng)通過(guò)了仿真(VHDL語(yǔ)言編寫)
上傳時(shí)間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡(jiǎn)介：今今日電子--基于FPGA的PCI總線接口設(shè)計(jì) (圖)日電子--基于FPGA的PCI總線接口設(shè)計(jì) (圖)今日電子--基于FPGA的PCI總線接口設(shè)計(jì) (圖)
上傳時(shí)間： 2016-02-19
上傳用戶：sevenbestfei
資源簡(jiǎn)介：基于FPGA的正弦波發(fā)生器設(shè)計(jì)，有一定的參考價(jià)值，寫的比較詳細(xì)
上傳時(shí)間： 2016-09-19
上傳用戶：lunshaomo
資源簡(jiǎn)介：基于FPGA的頻率計(jì)模塊設(shè)計(jì)，帶quartus下的圖形文件
上傳時(shí)間： 2017-04-22
上傳用戶：xcy122677
資源簡(jiǎn)介：基于FPGA的交織編碼器設(shè)計(jì)，主要講敘如何在FPGA上實(shí)現(xiàn)交織編碼器。
上傳時(shí)間： 2017-05-28
上傳用戶：xjz632
資源簡(jiǎn)介：基于FPGA的DDS算法的實(shí)現(xiàn)，已經(jīng)通過(guò)FPGA的后端仿真實(shí)現(xiàn)
上傳時(shí)間： 2017-06-26
上傳用戶：cc1915
資源簡(jiǎn)介：基于FPGA的樂曲發(fā)生器電路設(shè)計(jì) 附含源代碼（quartersii環(huán)境下運(yùn)行）
上傳時(shí)間： 2014-01-07
上傳用戶：sammi
資源簡(jiǎn)介：基于FPGA的LCD&VGA控制器設(shè)計(jì) 字?jǐn)?shù)不夠
上傳時(shí)間： 2017-09-14
上傳用戶：moshushi0009
資源簡(jiǎn)介：基于FPGA的函數(shù)信號(hào)發(fā)生器設(shè)計(jì)，詳細(xì)系統(tǒng)流程
上傳時(shí)間： 2017-08-10
上傳用戶：sauno
資源簡(jiǎn)介：該文檔為基于FPGA的串口通信設(shè)計(jì)與實(shí)現(xiàn)講解資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-10-31
上傳用戶：
資源簡(jiǎn)介：該文檔為基于FPGA的軟件無(wú)線電平臺(tái)設(shè)計(jì)簡(jiǎn)介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-11-18
上傳用戶：
資源簡(jiǎn)介：該文檔為基于FPGA的多功能電子琴設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-11-19
上傳用戶：XuVshu
