移動無線信道特性對移動通信系統(tǒng)性能具有重要影響，移動信道建模和仿真對移動通信系統(tǒng)的研發(fā)具有重要意義。因此，對移動信道建模與仿真進行研究，具有重要的理論意義和實際應(yīng)用價值。 本文從無線電波的傳播特點出發(fā)，分析了無線電波的傳播模型和描述信道特性的主要參數(shù)，重點分析了移動小尺度衰落模型；結(jié)合無線電波傳輸環(huán)境的特點，研究了平坦衰落信道和頻率選擇性信道的特點，設(shè)計了基于FPGA的移動無線信道仿真器，同時給予了軟硬件驗證。 本文從衰落的數(shù)學(xué)模型角度研究了信道傳輸特性，以及各項參數(shù)對信道特性的影響。主要做了以下幾個方面的工作： 1.簡要介紹了無線電通信的發(fā)展史及信道建模與仿真的意義；論述了信道對無線信號主要的三類影響：自由空間的路徑損失、陰影衰落、多徑衰落；分析了無線通信傳播環(huán)境，移動無線通信信道仿真的基本模型，同時介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實現(xiàn)方法。 2.對移動無線信道特性進行了Matlab仿真，對仿真結(jié)果進行了對比分析，對影響信道特性的主要參數(shù)設(shè)置進行了分析仿真。 3.設(shè)計了一種基于FPGA的移動無線信道仿真器，并對實現(xiàn)該仿真器的關(guān)鍵技術(shù)和實現(xiàn)方法進行了分析。該信道仿真器能夠?qū)崟r模擬窄帶信號條件下無線信道的主要特點，如多徑時延、多普勒頻移、瑞利衰落等，其主要的技術(shù)指標(biāo)達(dá)到了設(shè)計要求。該模擬器結(jié)構(gòu)簡單，參數(shù)可調(diào)，易于擴展，通用性強，可以部分或全部集成到處于研制階段的接收機中，以便于性能測試，也可應(yīng)用于教學(xué)實踐。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
本研究針對目標(biāo)識別等系統(tǒng)中由于載機轉(zhuǎn)動而使目標(biāo)圖像發(fā)生旋轉(zhuǎn)，給測量及人眼觀察帶來的影響，因此需要對目標(biāo)圖像進行實時的反旋轉(zhuǎn)處理，對目前出現(xiàn)的消像旋技術(shù)進行分析和比較，選擇從電子學(xué)消旋方法出發(fā)，研究圖像消像旋的方法，并給出了基于FPGA的實時消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計。 本文在對電子圖像消旋原理的深入分析的基礎(chǔ)上，設(shè)計并利用Visual C++6.0軟件仿真實現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法，再利用后插值處理保證了圖像的質(zhì)量；構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實時消像旋系統(tǒng)，利用VHDL硬件描述語言實現(xiàn)了整個消像旋算法的FPGA設(shè)計。該系統(tǒng)利用高速相機和Camera Link接口傳輸圖像，提高了系統(tǒng)的運行速度。利用QuartusII和Matlab軟件對整個算法設(shè)計進行混合仿真實驗。實驗結(jié)果表明，該系統(tǒng)能夠成功地對采集到的灰度圖像進行消像旋處理，旋轉(zhuǎn)后的圖像清晰穩(wěn)定，像素誤差小于一個像素，而且對于視頻信號只有一幀的延時不到20ms，達(dá)到系統(tǒng)參數(shù)要求。
上傳時間： 2013-07-04
上傳用戶：MATAIYES
人臉自動識別技術(shù)是模式識別、圖像處理等學(xué)科的一個最熱門研究課題之一。隨著社會的發(fā)展,各方面對快速有效的自動身份驗證的要求日益迫切，而人臉識別技術(shù)作為各種生物識別技術(shù)中最重要的方法之一，已經(jīng)越來越多的受到重視。對于具有實時，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細(xì)分析了智能人臉識別算法原理，發(fā)展概況和前景，包括人臉檢測算法，人眼定位算法，預(yù)處理算法，PCA和ICA 算法，詳細(xì)分析了項目情況，系統(tǒng)劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴(yán)格按照FPGA代碼風(fēng)格進行了RTL 硬件建模，并對C++算法進行了優(yōu)化處理，通過仿真與軟件算法結(jié)果進行比對，評估誤差，最后在VirtexII Pro FPGA 上進行了綜合實現(xiàn)。 主要研究內(nèi)容如下： 首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進行了研究和調(diào)試，對Coreconnect的OPB總線仲裁機理進行了兩種算法的比較，RTL 設(shè)計，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進行同步比較測試，使每步算法對應(yīng)正確的結(jié)果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源，制板時正確選型，以及加快設(shè)計和調(diào)試進度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預(yù)處理，識別算法分別進行了比較研究，選取其中各自性能最好的一種算法對其原理進行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法，因為它具有快速，準(zhǔn)確，弱時實的特點。預(yù)處理算法采用直方圖均衡加平滑的算法，簡單，高效。 識別算法采用PCA 加ICA 算法，它能最大的弱化姿態(tài)和光照對人臉識別的影響。 最后，使用Verilog HDL 硬件描述語言進行算法的RTL 建模，在C++算法的基礎(chǔ)上，保證原來效果的前提下，根據(jù)FPGA 硬件特點對算法進行了優(yōu)化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數(shù)據(jù)，預(yù)處理算法在C++算法的基礎(chǔ)上進行了優(yōu)化，最大的減少了運算量，提高了運算速度，16 位計算器模塊使得在算法實現(xiàn)時可以根據(jù)系統(tǒng)要求，在FPGA的ip 核和自己設(shè)計的模塊之間選擇性能更好的一個來調(diào)用，F(xiàn)IFO的設(shè)計提供同步和異步時鐘域的數(shù)據(jù)緩存。設(shè)計在ISE和VC++軟件平臺同時進行，隨時對verilog和C++數(shù)據(jù)進行監(jiān)測和比對。全部設(shè)計模塊通過仿真，達(dá)到預(yù)定的性能要求，并在FPGA 上綜合實現(xiàn)。
上傳時間： 2013-07-13
上傳用戶：李夢晗
51單片機應(yīng)用程序設(shè)計實例，包括C語言程序和電路圖
標(biāo)簽： 51單片機C語言 應(yīng)用程序 設(shè)計實例
上傳時間： 2013-07-02
上傳用戶：mj16166
C語言深度解剖 解開程序員面試筆試的秘密 以含金量勇敢挑戰(zhàn)國內(nèi)外同類書籍 陳正沖 編著
標(biāo)簽： C語言
上傳時間： 2013-07-15
上傳用戶：helllovebody
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設(shè)計。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號處理機為設(shè)計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進行程序設(shè)計和功能、時序的仿真，當(dāng)仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
基于51單片機的電子時鐘C程序源代碼程序
上傳時間： 2013-06-06
上傳用戶：wfl_yy
在單片機上用C 語言寫程序和在PC 機上寫程序絕對不能簡單等同。
上傳時間： 2013-07-07
上傳用戶：15679277906
“計算機組成原理”是計算機專業(yè)的一門核心課程。傳統(tǒng)的計算機組成原理實驗是在指令格式、尋址方式、運算器、控制器、存儲器等都相對固定的情況下進行，學(xué)生主要進行功能實現(xiàn)和驗證，缺少自主設(shè)計和創(chuàng)新過程。 為改變這種狀況，須更新現(xiàn)有的計算機組成原理實驗系統(tǒng)。采用FPGA芯片作為載體，使用EDA開發(fā)工具，用硬件描述語言實現(xiàn)不同的硬件邏輯，再與硬件的輸入輸出接口線路相連，最終組成一臺可用于組成實驗教學(xué)的完整計算機系統(tǒng)。這期間學(xué)生將掌握組成原理實驗系統(tǒng)的各個部件的功能及其相互之間如何協(xié)作。本實驗系統(tǒng)能夠讓學(xué)生完成有關(guān)計算機組成原理的部件實驗和整機實驗：部件實驗包括加法器、乘法器、除法器、算術(shù)邏輯運算單元、控制器、存儲器等；整機實驗可以獨立實現(xiàn)各部件的功能描述。該系統(tǒng)能夠幫助學(xué)生鞏固課堂知識并增強設(shè)計能力。 為實現(xiàn)上述目的，依據(jù)EDA技術(shù)的開發(fā)流程和方法，建立了一個完整的體系，其中包括控制模塊、內(nèi)存模塊、運算器模塊、通用寄存器組及其控制部件、程序計數(shù)器、地址寄存器、指令寄存器、時序部件、數(shù)據(jù)控制部件、狀態(tài)值控制部件，以及為幫學(xué)生調(diào)試而專門設(shè)計的輸出觀察部件。在Quartus Ⅱ開發(fā)環(huán)境下，使用Altera公司FPGA芯片，采用VHDL，語言設(shè)計并實現(xiàn)了上述模塊。經(jīng)過仿真測試，所實現(xiàn)的各功能模塊作為獨立部件時能完成各自功能：而將這些部件組合起來的整機系統(tǒng)，可以執(zhí)行程序段和進行各種運算處理，達(dá)到了設(shè)計要求。
標(biāo)簽： FPGA 計算機組成原理 實驗系統(tǒng)
上傳時間： 2013-06-01
上傳用戶：hebmuljb
隨著以太網(wǎng)技術(shù)的不斷發(fā)展，網(wǎng)絡(luò)的傳輸速度已經(jīng)由最初的10M發(fā)展到現(xiàn)在的10,000M。用可編程邏輯器件(FPGA)實現(xiàn)以太網(wǎng)控制器與其它SOC系統(tǒng)的互連成為當(dāng)前的研究熱點。本文闡述了MAC層的FPGA設(shè)計、仿真及測試；介紹了整個系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分，并對各個模塊的設(shè)計過程進行了詳細(xì)闡述，接著介紹了開發(fā)環(huán)境和驗證工具，同時給出測試方案、驗證數(shù)據(jù)、實現(xiàn)結(jié)果及時序仿真波形圖。 對MAC層的主要功能模塊如:發(fā)送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發(fā)平臺的硬件實現(xiàn)。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數(shù)據(jù)輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發(fā)平臺。 2)基于FPGA實現(xiàn)以太網(wǎng)控制器。用VerilogHDL語言構(gòu)建以太網(wǎng)控制器，實現(xiàn)CSMA/CD協(xié)議、10M/100M自適應(yīng)以及與物理層MⅡ接口等。 3)采用片上系統(tǒng)通用的WS接口。目的是便于與具有通用接口的片上系統(tǒng)互連，也為構(gòu)建SOC上處理器提供條件。 本論文實現(xiàn)了一個基于WS總線接口可裁減的以太網(wǎng)MAC控制器IP軟核，為設(shè)計具有自主知識產(chǎn)權(quán)的以太網(wǎng)MAC控制器積累了經(jīng)驗。同時，為與其它WS接口的控制器實現(xiàn)直接互連創(chuàng)造了條件，對高層次設(shè)計這一先進ASIC設(shè)計方法也有了較為深入的認(rèn)識。
標(biāo)簽： 10M100M FPGA 以太網(wǎng)控制器
上傳時間： 2013-07-17
上傳用戶：bruce
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
