正反轉(zhuǎn)可控直流電機(jī)
上傳時(shí)間： 2014-01-08
上傳用戶：d815185728
熟悉VB的朋友對(duì)使用ActiveX控件一定不會(huì)陌生，眾多控件極大地方便了編程，但唯一的缺陷是不能動(dòng)態(tài)加載控件，必須在設(shè)計(jì)時(shí)通過引用，將控件放置在窗體上。VB6.0已能夠解決該問題，只是幫助中沒有明確說明，并且沒有描述到一些關(guān)鍵功能，由于以前的版本中可以動(dòng)態(tài)創(chuàng)建進(jìn)程外服務(wù)：如果對(duì)象是外部可創(chuàng)建的，可在 Set 語句中用 New 關(guān)鍵字、CreateObject 或 GetObject 從部件外面將對(duì)象引用賦予變量。如果對(duì)象是從屬對(duì)象，則需使用高層對(duì)象的方法，在 Set 語句中指定一個(gè)對(duì)象引用：
標(biāo)簽： ActiveX 6.0 VB 動(dòng)態(tài)加載
上傳時(shí)間： 2014-01-26
上傳用戶：taa123456
力控注冊(cè)機(jī)
標(biāo)簽： 力控注冊(cè)機(jī)
上傳時(shí)間： 2013-10-14
上傳用戶：kinochen
STC-ISP下載編程燒錄軟件控件注冊(cè)工具。
上傳時(shí)間： 2014-12-31
上傳用戶：jiangfire
力控注冊(cè)機(jī)
標(biāo)簽： 力控注冊(cè)機(jī)
上傳時(shí)間： 2013-11-24
上傳用戶：wutong
STC-ISP下載編程燒錄軟件控件注冊(cè)工具。
上傳時(shí)間： 2013-11-11
上傳用戶：hakim
賽靈思推出業(yè)界首款自動(dòng)化精細(xì)粒度時(shí)鐘門控解決方案，該解決方案可將 Virtex®-6 和 Spartan®-6 FPGA 設(shè)計(jì)方案的動(dòng)態(tài)功耗降低高達(dá) 30%。賽靈思智能時(shí)鐘門控優(yōu)化可自動(dòng)應(yīng)用于整個(gè)設(shè)計(jì)，既無需在設(shè)計(jì)流程中添加更多新的工具或步驟，又不會(huì)改變現(xiàn)有邏輯或時(shí)鐘，從而避免設(shè)計(jì)修改。此外，在大多數(shù)情況下，該解決方案都能保留時(shí)序結(jié)果。
標(biāo)簽： 370 WP 智能時(shí)鐘 動(dòng)態(tài)
上傳時(shí)間： 2015-01-02
上傳用戶：wutong
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-10-29
上傳用戶：1234xhb
針對(duì)飛機(jī)艙門氣動(dòng)加載試驗(yàn)的特點(diǎn)，分析了21個(gè)加載通道的測(cè)控要求，應(yīng)用分布式控制方案，采用上下位機(jī)結(jié)構(gòu)；選用PCI板卡及合理的調(diào)理電路設(shè)計(jì)，完成了下位機(jī)的采集通信功能；上位機(jī)中，在labWindows／CVl平臺(tái)下實(shí)現(xiàn)了了監(jiān)督控制與數(shù)據(jù)采集，利用多線程機(jī)制及多媒體定時(shí)器技術(shù)，保證了多通道分布式系統(tǒng)中的實(shí)時(shí)性要求，該電氣設(shè)計(jì)在地面模擬飛行試驗(yàn)中工作良好，充分滿足了試驗(yàn)的各項(xiàng)指標(biāo)要求。
標(biāo)簽： 分布式控制 驗(yàn)電 測(cè)控 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-21
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
