亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

溫度壓力檢測系統(tǒng)

  • 力天電子 dsp源碼

    力天電子所有dsp視頻的源碼,詳細分章節貢獻,希望有用

    標簽: dsp 電子 源碼

    上傳時間: 2013-07-26

    上傳用戶:gaome

  • 雙聲道功放電路圖_自制音箱電路設計

    TDA1521是荷蘭飛利浦公司設計的低失真度及高穩度的芯片。 其中的參數為:TDA1521在電壓為±16V、阻抗為8Ω時,輸出功率為2×15W,此時的失真僅為0.5%。輸入阻抗20KΩ, 輸入靈敏度600mV,信噪比達到85dB。其電路設有等待、靜噪狀態,具有過熱保護,低失調電壓高紋波抑制,而且熱阻極低,具有極佳的高頻解析力和低頻力度。其音色通透純正,低音力度豐滿厚實,高音清亮明快,很有電子管的韻味。

    標簽: 雙聲道 功放電路圖 音箱 電路設計

    上傳時間: 2013-07-04

    上傳用戶:myworkpost

  • 力特USB轉232驅動

    力特USB轉232驅動.可能你會用的著 windows xP 環境

    標簽: USB 232 驅動

    上傳時間: 2013-04-24

    上傳用戶:1051290259

  • 數字容性隔離器的磁場抗擾度

    數字容性隔離器的應用環境通常包括一些大型電動馬達、發電機以及其他產生強電磁場的設備。暴露在這些磁場中,可引起潛在的數據損壞問題,因為電勢(EMF,即這些磁場形成的電壓)會干擾數據信號傳輸。由于存在這種潛在威脅,因此許多數字隔離器用戶都要求隔離器具備高磁場抗擾度 (MFI)。許多數字隔離器技術都聲稱具有高 MFI,但容性隔離器卻因其設計和內部結構擁有幾乎無窮大的MFI。本文將對其設計進行詳細的介紹。

    標簽: 數字 隔離器 磁場抗擾度

    上傳時間: 2013-10-26

    上傳用戶:litianchu

  • 數字預失真系統反饋通道增益平坦度的補償

    針對數字預失真系統對反饋鏈路平坦度的要求,提出一種在不斷開模擬鏈路的前提下,采用單音測量WCDMA&LTE混模基站射頻拉遠單元反饋鏈路的增益平坦度,并采用最小二乘法,分別擬合射頻、本振和中頻的增益的方法。采用MATLAB工具產生濾波器系數,在基本不增加復雜度的基礎上,通過DPD軟件離線補償中頻的增益不平坦度。實際應用取得良好的補償效果。

    標簽: 數字預失真 反饋 增益

    上傳時間: 2013-10-18

    上傳用戶:haohaoxuexi

  • 凌力爾特數字系統的線性電路

    凌力爾特數字系統的線性電路—凌力爾特一直致力服務全球模擬產品用戶,滿足日益增長的嚴格模擬產品設計的需求。公司具有超強的創新能力,每年推出的新產品超過200款,該公司產品的應用領域包括電信、蜂窩電話、網絡產品、筆記本電腦和臺式電腦等等。

    標簽: 凌力爾特 數字系統 線性電路

    上傳時間: 2014-12-23

    上傳用戶:haohaoxuexi

  • protel99se元件名系表

    protel99se元件名系表

    標簽: protel 99 se 元件

    上傳時間: 2013-10-08

    上傳用戶:liuwei6419

  • pcb layout design(臺灣硬件工程師15年經驗

    PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

    標簽: layout design pcb 硬件工程師

    上傳時間: 2013-10-22

    上傳用戶:pei5

  • 阻抗匹配

    阻抗匹配  阻抗匹配(Impedance matching)是微波電子學里的一部分,主要用于傳輸線上,來達至所有高頻的微波信號皆能傳至負載點的目的,不會有信號反射回來源點,從而提升能源效益。  大體上,阻抗匹配有兩種,一種是透過改變阻抗力(lumped-circuit matching),另一種則是調整傳輸線的波長(transmission line matching)。  要匹配一組線路,首先把負載點的阻抗值,除以傳輸線的特性阻抗值來歸一化,然后把數值劃在史密夫圖表上。  把電容或電感與負載串聯起來,即可增加或減少負載的阻抗值,在圖表上的點會沿著代表實數電阻的圓圈走動。如果把電容或電感接地,首先圖表上的點會以圖中心旋轉180度,然后才沿電阻圈走動,再沿中心旋轉180度。重覆以上方法直至電阻值變成1,即可直接把阻抗力變為零完成匹配。  由負載點至來源點加長傳輸線,在圖表上的圓點會沿著圖中心以逆時針方向走動,直至走到電阻值為1的圓圈上,即可加電容或電感把阻抗力調整為零,完成匹配.........

    標簽: 阻抗匹配

    上傳時間: 2013-11-13

    上傳用戶:ddddddos

  • 高電壓降壓型轉換器驅動高功率LED

    凌力爾特公司提供了一個規模龐大且不斷成長的高電壓 DC/DC 轉換器繫列,這些器件是專為驅動高功率 LED 而設計的。

    標簽: LED 高電壓 降壓型轉換器 驅動高功率

    上傳時間: 2013-11-12

    上傳用戶:playboys0

主站蜘蛛池模板: 历史| 道孚县| 江西省| 满城县| 定襄县| 大悟县| 大兴区| 托里县| 罗定市| 宣化县| 斗六市| 都安| 黔南| 山阳县| 太白县| 班玛县| 江西省| 多伦县| 宝山区| 当涂县| 班戈县| 思茅市| 宽甸| 长垣县| 通海县| 庆城县| 固安县| 青岛市| 项城市| 白城市| 涟水县| 富裕县| 来宾市| 兰溪市| 隆尧县| 金昌市| 凤山市| 密山市| 江山市| 清水河县| 阳春市|