作為新一代直流輸電技術，基于電壓源換流器的高壓直流輸電憑借其獨特的技術優點取得了飛速的發展，并已在新能源發電系統聯網、電網非同步互聯、無源系統供電、無功補償等場合得到實際工程應用。在我國，VSC-HVDC的研究尚處于起步階段。本論文著重開展了VSC-HVDC技術的數學建模和控制策略的研究。論文的主要工作和取得的創新性成果如下： 1．建立了系統標么值模型，分析了VSC-HVDC的運行原理和穩態功率特性。明確了系統主電路參數對運行特性的影響，在此基礎上提出了一種功率定義下的換流電抗、直流電壓和直流電容以及頻域下的交流濾波器參數設計方法。 2．設計了一種基于無差拍控制的VSC-HVDC直接電流離散控制器。針對控制系統存在的VSC電壓輸出能力限制、PI控制器積分飽和現象和離散采樣時間延遲問題，提出了相應的解決方法，推導了其電流內環控制器與功率外環離散控制器的設計原則。 3．推導了換流站網側與VSC交流側功率節點以及換流電抗與損耗電阻上的瞬時功率方程，在此基礎上提出了一種換流站網側功率節點控制并補償換流電抗與損耗電阻消耗二倍頻功率的不平衡控制策略，設計了該控制策略下的雙序矢量控制器模型。同時針對傳統dq軟件鎖相環在電壓不平衡時鎖相速度慢的缺點，提出了一種基于前置相序分解的頻率自適應dq鎖相環，提高了不平衡控制算法的動態性能與穩態特性。 4．對VSC閥在交流電網低電壓故障下的過流現象進行分析并提出了一種考慮正負序分量影響的指令電流限制器，保證了故障限流效果。分析比較了VSC閥電流裕度穿越法和指令電流限制器穿越法的特性，在此基礎上提出一種結合正負序指令電流限制器與控制模式切換的交流電網低電壓穿越控制方法，從而解決交流電網低電壓故障時系統穩定與VSC過流問題。 5．在分析現有VSC-HVDC拓撲的基礎上，從降低電力電子器件直接串聯數目、器件開關頻率和簡化主電路拓撲結構三個方面出發，將傳統直流輸電中常用的變壓器隔離式多模塊結構引入VSC-HVDC系統，并針對該模塊級聯式拓撲提出一種系統協調控制與模塊獨立運行相結合的新型控制策略。針對該拓撲下送端站存在的各模塊直流側電容電壓均衡問題，提出了一種基于有功分量調節的直流側電壓控制方法。
上傳時間： 2013-06-03
上傳用戶：lw4463301
逆變器作為光伏陣列和電網接口的主要設備，它的性能決定著整個光伏發電系統的性能。為了將光伏陣列產生的電能最大限度地饋入電網，并提高其運行的穩定度、可靠性和精確度，必須對并網逆變器的主電路拓撲選擇、濾波器參數設計及其控制策略選取等進行深入研究。 論文首先分析了光伏發電的國內外發展現狀和應用前景，對光伏并網發電系統的種類、結構和并網標準進行了綜述。針對眾多適用于光伏并網的逆變器拓撲進行了詳細的比較分析，最終確定了一臺單相滿載功率1kW、并網電壓220V的逆變器拓撲及其主電路參數，對其輸出濾波器參數進行設計，并對其進行了幅頻特性分析。 其次，詳細分析和研究逆變器的并網控制策略，確定了在獨立工作模式下的瞬時電壓控制策略和在并網工作模式下的瞬時電流控制策略。根據選定的控制策略分別對其控制系統進行了建模和閉環參數設計，并利用Sabet軟件進行系統仿真，驗證了系統建模和設計的正確性。 接著，在分析光伏陣列特性的基礎上，總結和比較了常用的幾種MPPT（Maximum Power Point Tracking）控制方法，通過擾動觀測法對并網逆變器輸出電流的控制，實現了光伏陣列的MPPT，并給出了設計方案和實驗驗證。 最后，根據以上分析結果，研制了一臺基于DSP控制的光伏并網逆變器的試驗樣機，并詳述了其軟硬件的設計方案，給出了相關實驗結果。
上傳時間： 2013-04-24
上傳用戶：天天天天
超聲波電源廣泛應用于超聲波加工、診斷、清洗等領域，其負載超聲波換能器是一種將超音頻的電能轉變為機械振動的器件。由于超聲換能器是一種容性負載，因此換能器與發生器之間需要進行阻抗匹配才能工作在最佳狀態。串聯匹配能夠有效濾除開關型電源輸出方波存在的高次諧波成分，因此應用較為廣泛。但是環境溫度或元件老化等原因會導致換能器的諧振頻率發生漂移，使諧振系統失諧。傳統的解決辦法就是頻率跟蹤，但是頻率跟蹤只能保證系統整體電壓電流同頻同相，由于工作頻率改變了而匹配電感不變，此時換能器內部動態支路工作在非諧振狀態，導致換能器功率損耗和發熱，致使輸出能量大幅度下降甚至停振，在實際應用中受到限制。所以，在跟蹤諧振點調節逆變器開關頻率的同時應改變匹配電感才能使諧振系統工作在最高效能狀態。針對按固定諧振點匹配超聲波換能器電感參數存在的缺點，本文應用耦合振蕩法對換能器的匹配電感和耦合頻率之間的關系建立數學模型，證實了匹配電感隨諧振頻率變化的規律。給出利用這一模型與耦合工作頻率之間的關系動態選擇換能器匹配電感的方法。經過分析比較，選擇了基于磁通控制原理的可控電抗器作為匹配電感，通過改變電抗控制度調節電抗值。并給出了實現這一方案的電路原理和控制方法。最后本文以DSP TMS320F2812為核心設計出實現這一原理的超聲波逆變電源。實驗結果表明基于磁通控制的可控電抗器可以實現電抗值隨電抗控制度線性無級可調，由于該電抗器輸出正弦波，理論上沒有諧波污染。具體采用復合控制策略，穩態時，換能器工作在DPLL鎖定頻率上；動態時，逐步修改匹配電抗大小，搜索輸出電流的最大值，再結合DPLL鎖定該頻率。配合PS-PWM可實現功率連續可調。該超聲波換能系統能夠有效的跟隨最大電流輸出頻率，即使頻率發生漂移系統仍能保持工作在最佳狀態，具有實際應用價值。
上傳時間： 2013-04-24
上傳用戶：lacsx
本文以電機控制DSPTMS320LF2407為核心，結合相關外圍電路，運用新型SVPWM控制方法，設計電梯專用變頻器。為了達到電梯專用變頻器大轉矩、高性能的要求，在硬件上提高系統的實時性、抗干擾性和高精度性；在軟件上采用新型SVPWM控制方法，以消除死區的負面影響，另外單神經元PID控制器應用于速度環，對速度的調節作用有明顯改善。通過軟硬件結合的方式，改善電機輸出轉矩，使電梯控制系統的性能得到提高。 系統主電路主要由三部分組成：整流部分、中間濾波部分和逆變部分，分別用6RI75G-160整流橋模塊、電解電容電路和7MBP50RA120IPM模塊實現。并設計有起動時防止沖擊電流的保護電路，以及防止過壓、欠壓的保護電路。其中，對逆變模塊IPM的驅動控制是控制電路的核心，也是系統實現的主要部分。控制電路以DSP為核心，由IPM驅動隔離控制電路、轉速位置檢測電路、電流檢測電路、電源電路、顯示電路和鍵盤電路組成。對IPM驅動、隔離、控制的效果，直接影響系統的性能，反映了變頻器的性能，所以這部分是改善變頻器性能的關鍵部分。另外，本課題擬定的被控對象是永磁同步電動機(PMSM)，要對系統實現SVPWM控制，依賴于轉子位置的準確、實時檢測，只有這樣，才能實現正確的矢量變換，準確的輸出PWM脈沖，使合成矢量的方向與磁場方向保持實時的垂直，達到良好的控制性能，因此，轉子位置檢測是提高變頻器性能的一個重要環節。 系統采用的控制方式是SVPWM控制。本文從SVPWM原理入手，分析了死區時間對SVPWM控制的負面作用，采用了一種新型SVPWM控制方法，它將SVPWM的180度導通型和120度導通型結合起來，從而達到既可以消除死區影響，又可以提高電源利用率的目的。另外，在速度調節環節，采用單神經元PID控制器，通過反復的仿真證明，在調速比不是很大的情況下，其對速度環的調節作用明顯優于傳統PID控制器。 通過實驗證明，系統基本上達到高性能的控制要求，適合于電梯控制系統。
上傳時間： 2013-05-21
上傳用戶：trepb001
卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同，因此設計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統的應用需求，具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上，重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法，節省了資源；加比選模塊使用全并行結構保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結構，大大提高了譯碼速度。在Xilinx ISE8.2i環境下，用VHDL硬件描述語言編寫程序，實現(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎上，擴展了Viterbi譯碼器的通用性，使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩定可靠。最后，使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析，仿真結果表明，在同等條件下，本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間： 2013-06-24
上傳用戶：myworkpost
MP3音樂是目前最為流行的音樂格式，因其音質、復雜度與壓縮比的完美折中，占據著廣闊的市場，不僅在互聯網上廣為流傳，而且在便攜式設備領域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實時性、面積等約束條件下，研究MP3解碼電路的設計方法，實現FPGA原型芯片，研究MP3原型芯片的驗證方法。 論文的主要貢獻如下： (1)使用算法融合方法合并MP3解碼過程的相關步驟，以減少緩沖區存儲單元的容量和訪存次數。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內部的三個算法步驟融合在一起進行設計，可以省去存儲中間計算結果的緩存區單元。 (2)反量化、立體聲處理等模塊中，采用流水線設計技術，設置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續訪問公共緩存技術，合理規劃各計算子模塊的工作時序，將數據計算的時間隱藏在訪存過程中；充分利用頻率線的零值區特性，有效地減少數據計算量，加快了數據處理的速度。 (3)設計了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設計RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發板為平臺，實現MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個，寄存器共有4024個，系統頻率可達69.6MHz，充分滿足了MP3解碼過程的實時性要求。實驗結果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質良好。
上傳時間： 2013-07-01
上傳用戶：xymbian
擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。 整個系統分為兩個部分，發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。 論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀，并介紹了本論文的研究思路和內容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度，用改進型CORDIC算法實現NCO來方便的進行擴展。 接著，論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節，給出了仿真結果。 然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果，結果表明該系統具有性能穩定，靈活性好，生產調試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。
上傳時間： 2013-05-23
上傳用戶：磊子226
電池作為手持設備中的電源，通常直接給升壓DC/DC 轉換器供電。由于升壓DC/DC 轉化器本身拓撲結構的缺陷，從電池到負載始終有一條電流通路，如圖1 所示。一旦負載短路到地(GND),短路產生
上傳時間： 2013-04-24
上傳用戶：mopdzz
Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結構的譯碼器實現方案并改進了該算法的實現結構，在譯碼器復雜度和譯碼延時上作了折衷，降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現了RS(255,239)編譯碼器，證明了該方案的可行性。
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
隨著通信產業的發展，尤其是今年3G牌照的發放，視頻業務在移動多媒體方面將會有更加重要的地位，所以在移動終端上實現支持高效視頻編碼標準的解碼功能就成為一項非常有實際意義的工作。 H．264作為新一代的高壓縮率的視頻標準，憑借其較高的壓縮率和優秀圖像質量，使得H．264只要利用較小的空間就能存儲更多的視頻數據，在更低的網絡帶寬條件下提供更優質量的視頻。然而高度的壓縮必然付出較高的硬件代價。如何能完成視頻良好解碼并能節約硬件資源成為研究熱點。 考慮到H．264視頻編解碼的計算復雜度，在硬件選擇上一般比較注重高性能處理器的選擇。計算目前主流的實現方式包括ASIC的專用集成芯片實現或者是DSP的軟件實現。ARM處理器伴隨技術的進步，尤其是對支持數字信號處理的功能加強后，在視頻編解碼領域的應用也越來越廣泛。 本文以WindowsCE5．0和S3C2440A嵌入式平臺作為H．264解碼器的載體，研究的代碼版本是t264-src-0．14，主要進行了以下幾個方面的工作： 研究了H．264視頻壓縮標準和它的體系結構，尤其是對解碼器部分進行了硬件要求的分析。 深入研究了WINCE5．0和ARM結合的平臺特性，根據實際的硬件平臺需要，定制了相應的操作系統。 完成了基于T264代碼的解碼庫在WINCE5．0下的移植，并進行了相應的代碼和算法的優化并完成了基于WINCE5．0操作系統下播放程序的編寫。 通過實驗數據證明，在基于單核的ARM芯片中，主要靠軟件進行QCIF格式的H．264視頻解碼從而獲得良好播放效果的方法是有效的。
上傳時間： 2013-07-24
上傳用戶：myworkpost
