中文字幕亚洲无线码a,国精产品一区一区三区mba视频 ,欧美国产激情18

演示板

液晶顯示器維修配板從入門到精通

液晶顯示器維修配板從入門到精通液晶顯示器維修配板從入門到精通

標簽： 液晶顯示器維修

上傳時間： 2013-04-24

上傳用戶：pwcsoft
郭天祥 TX-1C型單片機開發(fā)板原理圖

郭天祥tx_1c單片機的原理圖，可用protues和keil聯(lián)合仿真，省去買開發(fā)板的錢了老實惠了

標簽： TX 單片機開發(fā)板原理圖

上傳時間： 2013-05-18

上傳用戶：GeekyGeek
HDTV碼流發(fā)生器內(nèi)置信源解碼板和基于FPGA的顯示器測試信號發(fā)生器的研究

該論文的工作主要分為兩部分,第一部分是介紹與數(shù)字高清晰度電視(HDTV)碼流發(fā)生器配套的信源解碼板的設(shè)計與實現(xiàn).信源解碼板是整個碼流發(fā)生器的重要組成部分,該論文在介紹相關(guān)標準MPEG-2和AC-3以及整個碼流發(fā)生器功能的基礎(chǔ)上提出了用ST公司的芯片組實現(xiàn)HDTV信源解碼板的設(shè)計方案.論文詳細分析了各個功能模塊的具體設(shè)計方法以及實現(xiàn)時應注意的問題.目前該課題已經(jīng)成功結(jié)題,各項技術(shù)指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發(fā)生器的研究與開發(fā).在對測試信號發(fā)生器所需產(chǎn)生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發(fā)生器的設(shè)計方案.該論文詳細討論了FPGA設(shè)計中各個功能模塊的劃分和設(shè)計實現(xiàn)方法,并介紹了對FLEX10K50進行配置的方法.

標簽： HDTV FPGA 碼流發(fā)生器

上傳時間： 2013-04-24

上傳用戶：yoleeson
LOBS邊緣節(jié)點突發(fā)包組裝和光板FPGA實現(xiàn)

近年來提出的光突發(fā)交換OBS(Optical．Burst Switching)技術(shù)，結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點，有效支持高突發(fā)、高速率的多種業(yè)務(wù)，成為目前研究的熱點和前沿。本論文圍繞國家“863”計劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗系統(tǒng)”，主要涉及兩個方面：LOBS邊緣節(jié)點核心板和光板FPGA的實現(xiàn)方案，重點關(guān)注于邊緣節(jié)點核心板突發(fā)包組裝算法。本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu)，分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù)，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。第二章介紹了LOBS邊緣節(jié)點的總體結(jié)構(gòu)，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機，光接收機，CDR等硬件模塊。論文對這些軟硬件資源進行了詳細介紹，重點關(guān)注于各FPGA與其余硬件資源的接口。第三章闡明了LOBS邊緣節(jié)點FPGA的具體實現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對數(shù)據(jù)和描述信息分別存儲，僅對描述信息進行處理，提高了組裝效率。在維護突發(fā)包信息時，實時查詢和更新FEC配置表，保證了對FEE狀態(tài)表維護的靈活性。在讀寫SDRAM時都采用整頁突發(fā)讀寫模式，對MAC幀整幀一次性寫入，讀取時采用超前預讀模式，對SDRAM內(nèi)存的使用采取即時申請方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個方向，主要是將進入FPGA的數(shù)據(jù)進行同步后按照指定的格式發(fā)送。第四章總結(jié)了論文的主要內(nèi)容，并對LOBS技術(shù)進行展望。本論文組幀算法采用動態(tài)組裝參數(shù)表的方法，可以充分支持各種擴展，包括自適應動態(tài)組裝算法。

標簽： LOBS FPGA 節(jié)點

上傳時間： 2013-05-26

上傳用戶：AbuGe
CAN總線開發(fā)板源代碼與原理圖

一種CAN總線開發(fā)板的所有源代碼與原理圖

標簽： CAN 總線開發(fā)板原理圖

上傳時間： 2013-06-10

上傳用戶：mqien
RTL8019以太網(wǎng)開發(fā)板資料

使用最常用的RTL8019芯片的以太網(wǎng)開發(fā)板全部資料，包括源程序、原理圖等。

標簽： 8019 RTL 以太網(wǎng) 開發(fā)板

上傳時間： 2013-07-23

上傳用戶：Neal917
Protel四層板與內(nèi)層分割教程

Protel四層板與內(nèi)層分割教程,上手者實用教程。

標簽： Protel 四層板分割教程

上傳時間： 2013-06-19

上傳用戶：neibuzhuzu
板級測試指南

中英文對照，描述板級測試的各個方面，并提出板極測試可能出現(xiàn)的問題

標簽： 板級測試

上傳時間： 2013-08-03

上傳用戶：xzt
FL2440開發(fā)板底板原理圖

FL2440開發(fā)板底板原理圖,支持WINCE6.0，LINUX2.60，安卓系統(tǒng)

標簽： 2440 FL 開發(fā)板底板原理圖

上傳時間： 2013-04-24

上傳用戶：拔絲土豆
高速并行信號處理板數(shù)據(jù)接口與控制的FPGA設(shè)計

隨著信息社會的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實時處理數(shù)據(jù)方面，對處理設(shè)備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時也要進行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計。本文首先介紹了通用信號處理板的應用開發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號處理板與CPCI的J1口的設(shè)計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設(shè)計時序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計了板卡與DSP的接口時序。再次，介紹了Altera公司FPGA的程序設(shè)計流程，并使用VHDL語言編程完成各個模塊之間的數(shù)據(jù)傳遞，并重點介紹了DDR控制核的編寫。再次，介紹了WDM驅(qū)動程序的結(jié)構(gòu)，程序設(shè)計方法等。最后，通過從工控機向通用信號處理板寫連續(xù)遞增的數(shù)據(jù)驗證了整個系統(tǒng)已經(jīng)正常工作。實現(xiàn)了信號處理板內(nèi)部數(shù)據(jù)通道設(shè)計以及與外部接口的通訊；并且還提到了對此設(shè)計以后地完善與發(fā)展。本文所作的工作如下： 1、設(shè)計完成了處理板各接口時序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計，使數(shù)據(jù)可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動程序的編寫。

標簽： FPGA 高速并行信號處理板數(shù)據(jù)接口

上傳時間： 2013-06-30

上傳用戶：唐僧他不信佛