用一個C語言來測試4X4按鍵功能是否正常工作
上傳時間： 2017-07-25
上傳用戶：宋桃子
具有多種面版可以選擇的"投票程式" 多國語言版
標簽： 程式
上傳時間： 2013-12-08
上傳用戶：yzhl1988
多國語言開發(fā)元件 6.3.0.1 for Delphi and BCB and BDS
上傳時間： 2013-12-15
上傳用戶：zhanditian
用c語言撰寫的加密程式,儒需要請自行下載
上傳時間： 2013-12-17
上傳用戶：wl9454
這是一個JAVA語言寫的多代理人程式用來模擬飛機起飛或是降落的程式，使用者可以控制飛行員或是地勤來控制班機，這是一個用來學習如何用多執(zhí)行緒撰寫一個多代理人JAVA程式。
上傳時間： 2013-12-21
上傳用戶：cjl42111
1 C 語語語言言言 簡簡簡介介介 5 1.1 C 語言 歷史 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 1.2 程 式 語言 分類 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 1.3 程 式 撰 寫步 驟 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2 vi 編編編 輯輯輯 器器器 9 2.1 vi 與 vim . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.2 vi 的使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.3 vim 的額外功能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 2.4 vi 實 機練習 題 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 3 程程程 式式式開開開發(fā)發(fā)發(fā)環(huán)環(huán)環(huán) 境境境 23 3.1 編譯器 gcc . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 3.2 撰 寫第一 支程 式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
上傳時間： 2015-03-16
上傳用戶：十字騎士
其他雜類專輯 102冊 7.12G pdf[電子書]-中國成語大全 V2.0.exe
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
The.Science.Of.Programming外語版
標簽： 科學
上傳時間： 2021-10-22
上傳用戶：
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
