主板BGA芯片焊接拆裝工藝視頻
上傳時(shí)間： 2013-11-14
上傳用戶：tfyt
基于FPGA的小數(shù)分頻實(shí)現(xiàn)方法
標(biāo)簽： FPGA 小數(shù)分頻 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-11-05
上傳用戶：feifei0302
針對PCB板元器件缺漏這一具體問題,提出了在背光環(huán)境下對獲取到的PCB板圖像,結(jié)合RGB色彩特征用OTSU閥值方法進(jìn)行分割,結(jié)果優(yōu)于傳統(tǒng)的OTSU閥值方法。
上傳時(shí)間： 2013-10-08
上傳用戶：zhuyibin
1,電路板插件，浸錫，切腳的方法 1.制板(往往找專門制板企業(yè)制作，圖紙由自己提供)并清潔干凈。 2.插橫插、直插小件，如1/4W的電阻、電容、電感等等貼近電路板的小尺寸元器件。 3.插大、中等尺寸的元器件，如470μ電解電容和火牛。 4.插IC，如貼片IC可在第一步焊好。 原則上來說將元器件由低至高、由小至大地安排插件順序，其中高低原則優(yōu)先于水平尺寸原則。 若手工焊接，則插件時(shí)插一個(gè)焊一個(gè)。若過爐的話直接按錫爐操作指南操作即可。 切腳可選擇手工剪切也可用專門的切腳機(jī)處理，基本工藝要求就是剛好將露出錫包部分切除即可。 若你是想開廠進(jìn)行規(guī)模生產(chǎn)的話，那么還是建議先熟讀掌握相關(guān)國家和行業(yè)標(biāo)準(zhǔn)為好，否則你辛苦做出的產(chǎn)品會(huì)無人問津的。而且掌握標(biāo)準(zhǔn)的過程也可以幫助你對制作電路板流程進(jìn)行制訂和排序。 最后強(qiáng)烈建議你先找個(gè)電子廠進(jìn)去偷師一番，畢竟眼見為實(shí)嘛。
標(biāo)簽： 電路板插件 流程 注意事項(xiàng)
上傳時(shí)間： 2013-11-16
上傳用戶：lvchengogo
焊接是通過加熱、加壓，或兩者并用，使同性或異性兩工件產(chǎn)生原子間結(jié)合的加工工藝和聯(lián)接方式。焊接應(yīng)用廣泛，既可用于金屬，也可用于非金屬。
上傳時(shí)間： 2013-11-03
上傳用戶：wivai
對于一個(gè)新設(shè)計(jì)的電路板，調(diào)試起來往往會(huì)遇到一些困難，特別是當(dāng)板比較大、元件比較多時(shí)，往往無從下手。但如果掌握好一套合理的調(diào)試方法，調(diào)試起來將會(huì)事半功倍。對于剛拿回來的新PCB板，我們首先要大概觀察一下，板上是否存在問題，例如是否有明顯的裂痕，有無短路、開路等現(xiàn)象。如果有必要的話，可以檢查一下電源跟地線之間的電阻是否足夠大。
標(biāo)簽： 電路板 調(diào)試方法
上傳時(shí)間： 2013-11-24
上傳用戶：菁菁聆聽
抑制△I 噪聲一般需要從多方面著手, 但通過PCB 設(shè)計(jì)抑制△I 噪聲是有效的措施之一。如何通過PCB 設(shè)計(jì)抑制△I 噪聲是一個(gè)亟待深入研究的問題。在對△I 噪聲的產(chǎn)生、特點(diǎn)、主要危害等研究的基礎(chǔ)上, 討論了輻射干擾機(jī)理, 重點(diǎn)結(jié)合PCB 和EMC 研究的新進(jìn)展, 研究了抑制△I 噪聲的PCB 設(shè)計(jì)方法。對通過PCB 設(shè)計(jì)抑制△I 噪聲的研究與應(yīng)用具有指導(dǎo)作用。
標(biāo)簽： PCB 設(shè)計(jì)方法
上傳時(shí)間： 2013-11-18
上傳用戶：wweqas
ＰＲＯ＼Ｅ４.０安裝方法 第一步：修改環(huán)境變量. 我的電腦----屬性---高級---環(huán)境變量---新建---變量名：lang 值：chs （注：下載好的PRO/E有CD1 CD2 CD3 crack4.0） 第二步、許可證生成 在D盤新建一個(gè)文件夾PROE,再在PROE里面新建文件夾，命名為proewildfire，將安裝文件里面的CRACK4.0文件夾復(fù)制到PROE里面，用記事本打開CRACK里面的PTC-LIC-4.0文件，你就找下HOSTID：00-11-D8-BB-5B-62，將00-11-D8-BB-5B-62復(fù)制起來，然后點(diǎn)擊CD1- sutep（如果沒有反應(yīng)，找到CD1-dsrc--i486-nt----obj---PTCSETUP安裝），安裝界面會(huì)出現(xiàn)你的主機(jī)ID，把記事本里面的ID全部替換為你的主機(jī)ID（方法：編輯---替換，然后按要求選擇填選，全部替換），保存（記得存在哪。等等有用）。
上傳時(shí)間： 2013-11-23
上傳用戶：yjj631
“地”通常被定義為一個(gè)等位點(diǎn)，用來作為兩個(gè)或更多系統(tǒng)的參考電平。信號地的較好定義是一個(gè)低阻抗的路徑，信號電流經(jīng)此路徑返回其源。我們主要關(guān)心的是電流，而不是電壓。在電路中具有有限阻抗的兩點(diǎn)之間存在電壓差，電流就產(chǎn)生了。在接地結(jié)構(gòu)中的電流路徑?jīng)Q定了電路之間的電磁耦合。因?yàn)殚]環(huán)回路的存在，電流在閉環(huán)中流動(dòng)，所以產(chǎn)生了磁場。閉環(huán)區(qū)域的大小決定著磁場的輻射頻率，電流的大小決定著噪聲的幅度。在實(shí)施接地方法時(shí)存在兩類基本方法：單點(diǎn)接地技術(shù)和多點(diǎn)接地技術(shù)。在每套方案中，又可能采用混合式的方法。針對某一個(gè)特殊的應(yīng)用，如何選擇最好的信號接地方法取決于設(shè)計(jì)方案。只要設(shè)計(jì)者依據(jù)電流流量和返回路徑的概念，就可以以同時(shí)采用幾種不同的方法綜合加以考慮
上傳時(shí)間： 2013-11-14
上傳用戶：pioneer_lvbo
設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計(jì)方法
上傳時(shí)間： 2013-11-05
上傳用戶：ch3ch2oh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<kbd id="sgjgu"></kbd>
