針對(duì)通訊中的dsb系統(tǒng)做硬體模擬的實(shí)現(xiàn)與驗(yàn)證希忘的大家有一定的幫助謝謝
標(biāo)簽： dsb 系統(tǒng) 模 家
上傳時(shí)間： 2016-11-11
上傳用戶：fanboynet
這是一個(gè)油Java實(shí)作的資料庫(kù)系統(tǒng) 是個(gè)入門的好材料
標(biāo)簽： Java 系統(tǒng) 材料
上傳時(shí)間： 2013-12-23
上傳用戶：hakim
這是一個(gè)實(shí)時(shí)嵌入式作業(yè)系統(tǒng) 實(shí)作了MCS51 ARM等MCU
標(biāo)簽： MCS ARM MCU 51
上傳時(shí)間： 2014-01-26
上傳用戶：royzhangsz
可實(shí)現(xiàn)MIMO-OFDM系統(tǒng)的adaptive_blind功能，並進(jìn)行了詳細(xì)的測(cè)試
標(biāo)簽： adaptive_blind MIMO-OFDM 系統(tǒng)
上傳用戶：225588
SOA BASE - 線上多媒體隨選旅遊系統(tǒng)
標(biāo)簽： BASE SOA 系統(tǒng)
上傳時(shí)間： 2014-11-23
上傳用戶：playboys0
實(shí)現(xiàn)使用VC++.NET和SQL SERVRE2000的項(xiàng)目系統(tǒng)開(kāi)發(fā)
標(biāo)簽： SERVRE 2000 NET SQL
上傳時(shí)間： 2017-03-09
上傳用戶：gundamwzc
Dynamic C 程式語(yǔ)言源碼 嵌入式控制系統(tǒng) console 連線~
標(biāo)簽： Dynamic console 程式 嵌入式控制
上傳時(shí)間： 2013-12-17
上傳用戶：稀世之寶039
login 登入＋sql 進(jìn)入系統(tǒng)並可更改登入帳號(hào)及密碼
標(biāo)簽： login sql 系統(tǒng)
上傳時(shí)間： 2017-04-29
上傳用戶：wweqas
針對(duì)一級(jí)非線性倒力擺的模糊監(jiān)督控制應(yīng)用在系統(tǒng)含有不確定性
標(biāo)簽： 模糊 控制應(yīng)用 系統(tǒng)
上傳用戶：yt1993410
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
