具有無(wú)線網(wǎng)路功能下載至嵌入式開(kāi)發(fā)平臺(tái)上用的.o黨 driver
上傳時(shí)間： 2014-01-23
上傳用戶(hù)：dongqiangqiang
點(diǎn)對(duì)點(diǎn)資訊分享系統(tǒng)在有線及無(wú)線網(wǎng)路上之設(shè)計(jì)與實(shí)作
上傳時(shí)間： 2013-12-02
上傳用戶(hù)：壞天使kk
HT46R47對(duì)AC過(guò)零信號(hào)進(jìn)行檢測(cè)
上傳時(shí)間： 2014-01-08
上傳用戶(hù)：yph853211
無(wú)線通訊系統(tǒng)仿真原理與應(yīng)用 詳細(xì)介紹通訊的仿真方法，並附上這本書(shū)的Matlab source code
上傳時(shí)間： 2017-05-12
上傳用戶(hù)：498732662
利用LTC2624 將數(shù)位信號(hào)轉(zhuǎn)類(lèi)比信號(hào)
上傳時(shí)間： 2013-12-16
上傳用戶(hù)：zl5712176
處理與接收 gps 信號(hào)的範(fàn)例碼, 使用的平臺(tái)式 HOLUX GR-86.
上傳時(shí)間： 2014-01-03
上傳用戶(hù)：lhw888
無(wú)線網(wǎng)卡rt73源碼，完整編譯即可使用，希望對(duì)大家有幫助。
上傳時(shí)間： 2014-01-04
上傳用戶(hù)：skhlm
於嵌入式系統(tǒng)中實(shí)作無(wú)線網(wǎng)路之 於嵌入式系統(tǒng)中實(shí)作無(wú)線網(wǎng)路之 於嵌入式系統(tǒng)中實(shí)作無(wú)線網(wǎng)路之 於嵌入式系統(tǒng)中實(shí)作無(wú)線網(wǎng)路之
標(biāo)簽： programming
上傳時(shí)間： 2015-03-04
上傳用戶(hù)：1547591994
實(shí)用電子技術(shù)專(zhuān)輯 385冊(cè) 3.609G無(wú)線供電、充電模塊.pdf
標(biāo)簽：
上傳時(shí)間： 2014-05-05
上傳用戶(hù)：時(shí)代將軍
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：pei5
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
