本人上傳的是RSCODE1.O源程序C語(yǔ)言文件
上傳時(shí)間： 2016-08-14
上傳用戶：hoperingcong
用硬件為：可編程并行I/O接口8255A實(shí)現(xiàn)汽車(chē)信號(hào)燈控制情況公11種狀態(tài)（只含有代碼）
標(biāo)簽： 8255A 硬件 可編程 信號(hào)燈
上傳時(shí)間： 2013-12-18
上傳用戶：zhaiyanzhong
利用386保護(hù)模式將DOS實(shí)模式下的PC總線I/O操作（in/out）實(shí)時(shí)捕捉到內(nèi)存并可以顯示在屏幕上。可用于ISA/VESA/PCI插卡及相關(guān)軟件的輸入/輸出調(diào)試、I/O性能/行為分析和反匯編。Version 3增加了連續(xù)相同I/O操作的壓縮記錄功能，大大提高了內(nèi)存利用率。同時(shí)提供了一些編譯、測(cè)試腳本和BC3.1工程文件供大家在BC3.1下進(jìn)一步開(kāi)發(fā)。
上傳時(shí)間： 2014-07-27
上傳用戶：一諾88
OPEN-JTAG ARM JTAG 測(cè)試原理 1 前言 本篇報(bào)告主要介紹ARM JTAG測(cè)試的基本原理。基本的內(nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎(chǔ)上，結(jié)合ARM7TDMI詳細(xì)介紹了的JTAG測(cè)試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測(cè)試標(biāo)準(zhǔn)開(kāi)始，JTAG是JOINT TEST ACTION GROUP的簡(jiǎn)稱(chēng)。IEEE 1149.1標(biāo)準(zhǔn)最初是由JTAG這個(gè)組織提出，最終由IEEE批準(zhǔn)並且標(biāo)準(zhǔn)化，所以，IEEE 1149.1這個(gè)標(biāo)準(zhǔn)一般也俗稱(chēng)JTAG測(cè)試標(biāo)準(zhǔn)。 接下來(lái)介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構(gòu)。
標(biāo)簽： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上傳時(shí)間： 2016-08-16
上傳用戶：sssl
本程序?yàn)?005帶單片機(jī)課程設(shè)計(jì)時(shí)所寫(xiě),并有相關(guān)的硬件電路板 //本程序在硬件上測(cè)試通過(guò) //晶振為11.0592MHZ //程序中用單片機(jī)的P1口的I/O引腳做按鍵 //用四位一體的共陰數(shù)碼管顯示
上傳時(shí)間： 2016-08-18
上傳用戶：tuilp1a
P1口驅(qū)動(dòng)8路LED程序,當(dāng)然也可以用其他I/O口,只要程序作一點(diǎn)點(diǎn)的改動(dòng)就行了.
上傳時(shí)間： 2016-08-19
上傳用戶：manking0408
設(shè)X[0:n-1]和Y[0:n-1] 為2 個(gè)數(shù)組,每個(gè)數(shù)組中含有n 個(gè)已排好序的數(shù)。試設(shè)計(jì)一個(gè)O(log n) 時(shí)間的算法,找出X 和Y 的2n 個(gè)數(shù)的中位數(shù)。
上傳時(shí)間： 2016-08-20
上傳用戶：zhoujunzhen
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
2對(duì)4解多工可以用來(lái)擴(kuò)充至4對(duì)8解多工經(jīng)硬體驗(yàn)證過(guò)可用
標(biāo)簽：
上傳時(shí)間： 2016-08-20
上傳用戶：ZJX5201314
用于讀寫(xiě)多個(gè)I/O設(shè)備的端口，通過(guò)端口寄存器的讀寫(xiě)，實(shí)現(xiàn)對(duì)設(shè)備的種種操作
上傳時(shí)間： 2016-08-20
上傳用戶：kelimu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
