中文字幕综合网,免费观看久久av,久久久久资源

無線定位技術

基于ARM的GPS定位系統的研究與實現

GPS(全球定位系統)是一種全方位的實時定位技術。隨著GPS技術的發展，基于PC機的導航定位系統由于其價格及功耗較高已不能滿足社會發展的需要，脫離PC端的嵌入式導航定位技術迅速發展起來。如今以ARM處理器作為主CPU的嵌入式硬件平臺，幾乎已經成為信息產業的硬件標準。一方面，它具有體積小、性能強、功耗低、可靠性高等特點；另一方面，它為高速、穩定地運行嵌入式操作系統提供了硬件基礎。因此由基于ARM處理器的硬件平臺和嵌入式操作系統構成的嵌入式系統已經被廣泛地應用于軍事國防、消費電子、網絡通信、工業控制等各種領域。本文就對基于ARM的GPS定位系統的開發進行了研究與實現。本文主要對以下三個方面的技術進行了研究：一是對GPS技術進行了介紹，介紹了GPS技術的發展、原理、特點、系統組成和定位方式；二是搭建基于ARM的硬件平臺；三是對Windows CE操作系統的開發進行了詳細的描述。硬件平臺設計以三星公司的ARM920T核的S3C2440A為微處理器，根據系統要求完成S3C2440A外圍器件的設計，包括64M NAND Flash、64MSDRAM、SD卡以及USB和串口通信的電路設計。而GPS模塊使用了GPS25LVS12通道的GPS接收機，并對GPS與ARM的通信接口和數據格式進行了描述。硬件系統設計采用了冗余設計，為以后系統的升級提供了空間。在嵌入式操作系統上，我們選擇的是Windows CE操作系統。詳細介紹了平臺移植過程中Boot Loader開發，OAL層修改，以串口、鍵盤和LCD驅動為例介紹了驅動程序的開發，并詳細介紹了內核的定制過程。在應用程序開發中，介紹了從PB中導出SDK的過程以及EVC應用程序的調試。

標簽： ARM GPS 定位系統

上傳時間： 2013-07-09

上傳用戶：chongchong2016
基于FPGA的GPS定位信息處理系統設計

隨著GPS(Global Positioning System)技術的不斷發展和成熟，其全球性、全天候、低成本等特點使得GPS接收機的用戶數量大幅度增加，應用領域越來越廣。但由于定位過程中各種誤差源的存在，單機定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度：①用高精度相位天線、差分技術等通過提高硬件成本獲取高精度；②針對誤差源用濾波算法從軟件方面實現精度提高。兩種方法中，后者相對于前者在滿足精度要求的前提下節約成本，而且便于系統融合，是應用于GPS定位的系統中更有前景的方法。但由于在系統中實現定位濾波算法需要時間，傳統CPU往往不能滿足實時性的要求，而FPGA以其快速并行計算越來越受到青睞。　　本文在FPGA平臺上，根據“先時序后電路”的設計思想，由同步沒計方法以及自頂向下和自下而上的混合設計方法實現系統的總體設計。從GPS-OEM板輸出的定位信息的接收到定位結果的坐標變換，最終到kalman濾波遞推計算減小定位誤差，實現實時、快速、高精度的GPS定位信息采集處理系統，為GPS定位數據的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統的開發奠定了基礎。具體工作如下：　　基于FPGA設計了GPS定位數據的正確接收和顯示，以及經緯度到平面坐標的投影變換。根掘GPS輸出信息標準和格式，通過串口接收模塊實現串口數掘的接收和經緯度信息提取，并通過LCD實時顯示。在提取信息的同時將數據格式由ASCⅡ碼轉變為十進制整數型，實現利用移位和加法運算達到代替乘法運算的效果，從而減少資源的利用率。在坐標轉換過程中，利用查找表的方法查找轉化時需要的各個參數值，并將該參數先轉為雙精度浮點小數，再進行坐標轉換。根據高斯轉化公式的規律將公式簡化成只涉及加法和乘法運算，以此簡化公式運算量，達到節省資源的目的。　　卡爾曼濾波器的實現。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過程的總誤差，建立了系統狀態方程、觀測方程和濾波方程，并基于分散濾波的思想進行卡爾曼濾波設計，并通過Matlab進行仿真。結果表明，本文設計的卡爾曼濾波器收斂性好，定位精度高、估計誤差小。在仿真基礎上，實現基于FPGA的卡爾曼濾波計算。在滿足實時性的基礎上，通過IP核、模塊的分時復用和樹狀結構節省資源，實現數據卡爾曼濾波，達到提高數據精度的效果。　　設計中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺，采用Verilog HDL硬件描述語言實現，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個邏輯資源，時鐘頻率達到100MHZ以上，滿足實時性信號處理要求，在保證精度的前提下達到資源最優。Modelsim仿真驗證了該設計的正確性。

標簽： FPGA GPS 定位信息處理

上傳時間： 2013-04-24

上傳用戶：二驅蚊器
基于數字圖像處理的車牌定位與字符分割的碩士論文

·基于數字圖像處理的車牌定位與字符分割的碩士論文

標簽： 數字圖像處理字符分割車牌定位

上傳時間： 2013-05-26

上傳用戶：cc1915
車牌識別(改定位)武漢理工大學

·詳細說明：車牌識別(改定位)武漢理工大學委黃樟燦教授指導,林志毅,王宗躍等同學創作

標簽： 車牌識別定位大學漢

上傳時間： 2013-06-28

上傳用戶：zhoujunzhen
車牌定位識別程序

·車牌定位識別程序

標簽： 車牌定位識別程序

上傳時間： 2013-04-24

上傳用戶：emouse
汽車牌照的自動定位和識別程序源代碼

·詳細說明：汽車牌照的自動定位和識別程序源代碼-source code for automatic license plate location and recognition文件列表: 車牌定位 ........\ChildFrm.cpp ........\ChildFrm.h ........\ColorTable.h ...

標簽： 汽車牌照自動定位程序源代碼

上傳時間： 2013-05-18

上傳用戶：Divine
汽車四輪定位CCD驅動CPLD源代碼

汽車四輪定位CCD驅動CPLD源代碼，支持toshiba tcd1209d

標簽： CPLD CCD 汽車四輪定位

上傳時間： 2013-08-29

上傳用戶：258彼岸
新一代高速定位模塊QD75M詳解

電子發燒友網為大家提供了新一代高速定位模塊QD75M詳解，希望看完之后你對高速定位模塊QD75M有一個全面的認識。

標簽： 75M QD 75 定位模塊

上傳時間： 2013-10-22

上傳用戶：stvnash
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
pcb layout規則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標簽： layout pcb

上傳時間： 2013-12-20

上傳用戶：康郎