地彈的形成：芯片內部的地和芯片外的PCB地平面之間不可避免的會有一個小電感。這個小電感正是地彈產生的根源，同時，地彈又是與芯片的負載情況密切相關的。下面結合圖介紹一下地彈現象的形成。 簡單的構造如上圖的一個小“場景”，芯片A為輸出芯片，芯片B為接收芯片，輸出端和輸入端很近。輸出芯片內部的CMOS等輸入單元簡單的等效為一個單刀雙擲開關，RH和RL分別為高電平輸出阻抗和低電平輸出阻抗，均設為20歐。GNDA為芯片A內部的地。GNDPCB為芯片外PCB地平面。由于芯片內部的地要通過芯片內的引線和管腳才能接到GNDPCB，所以就會引入一個小電感LG，假設這個值為1nH。CR為接收端管腳電容，這個值取6pF。這個信號的頻率取200MHz。雖然這個LG和CR都是很小的值，不過，通過后面的計算我們可以看到它們對信號的影響。先假設A芯片只有一個輸出腳，現在Q輸出高電平，接收端的CR上積累電荷。當Q輸出變為低電平的時候。CR、RL、LG形成一個放電回路。自諧振周期約為490ps，頻率為2GHz，Q值約為0.0065。使用EWB建一個仿真電路。（很老的一個軟件，很多人已經不懈于使用了。不過我個人比較依賴它，關鍵是建模，模型參數建立正確的話仿真結果還是很可靠的，這個小軟件幫我發現和解決過很多實際模擬電路中遇到的問題。這個軟件比較小，有比較長的歷史，也比較成熟，很容易上手。建議電子初入門的同學還是熟悉一下。）因為只關注下降沿，所以簡單的構建下面一個電路。起初輸出高電平，10納秒后輸出低電平。為方便起見，高電平輸出設為3.3V，低電平是0V。（實際200M以上芯片IO電壓會比較低，多采用1.5－2.5V。）
標簽： 分
上傳時間： 2013-10-17
上傳用戶：zhishenglu
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
無線感測器已變得越來越普及，短期內其開發和部署數量將急遽增加。而無線通訊技術的突飛猛進，也使得智慧型網路中的無線感測器能夠緊密互連。此外，系統單晶片(SoC)的密度不斷提高，讓各式各樣的多功能、小尺寸無線感測器系統相繼問市。儘管如此，工程師仍面臨一個重大的挑戰：即電源消耗。
上傳時間： 2013-10-30
上傳用戶：wojiaohs
【摘要】設計了基于15693協議的射頻識別讀卡器系統。該系統以RC--632芯片為主控芯片。標簽天線將磁場能量轉換成電流，激活射頻芯片并維持工作，然后接收讀寫器發出的命令，射頻天線芯片作出應答。標簽天線通過其本身負載的變化將標簽信息反向調制在讀卡器的天線上，經讀寫器天線傳送到讀寫器，讀寫器對接收的信號進行解調和解碼，最終將解碼后的信息送到上位機系統。上位機處理器根據邏輯運算判斷該卡的合法性，針對不同的設定作出相應的處理和控制，發出指令信號控制執行機關動作，從而實現讀卡的功能。
上傳時間： 2013-11-02
上傳用戶：7891
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
Linux的射頻模塊驅動設計。 本文首先從嵌入式系統的概念、ARM微處理器和嵌入式操作系統的概念出發，描述了S3C2410的體系結構，具體研究了UART口和I/O口的控制，然后深入到linux環境下的驅動開發當中，介紹了本論文的軟件開發環境，然后討論了Linux系統驅動程序的程序構架，最后討論了Linux驅動體系結構，重點敘述了字符型驅動程序的編寫方法。然后完成了射頻控制模塊（ATMEL公司AT86RF211芯片）的驅動以及電路設計，通過S3C2410的UART口傳輸數據，通過I/O口去控制射頻芯片。給出了驅動實現的關鍵程序和最小系統模塊電路圖。射頻模塊（AT86RF211）的驅動程序，包括了對它的模塊收發數據的時序實現和對模塊實體的控制。
上傳時間： 2013-12-18
上傳用戶：彭玖華
從射頻器件半導體的屬性和模型入手的一本經典書籍，即使不做射頻 芯片設計，從事射頻電路設計的工程師如果能從半導體器件和模型深入研究一下半導體的屬性，對于自己深入理解放大器也是大有好處的。
上傳時間： 2022-07-17
上傳用戶：
近年來，隨著計算機技術、網絡技術與無線通信技術的高速發展和廣泛應用，無線傳感器網絡已成為國際上備受關注的前沿熱點之一。無線傳感器網絡在軍事應用、環境監測、醫療護理、空間探索等方面都顯示了廣闊的應用前景，被認為是21世紀最有發展前景的技術之一。 本文通過對無線傳感器網絡的發展現狀、發展趨勢以及水環境多參數監測特點的研究，提出了面向水環境多參數監測應用的無線傳感器網絡系統的解決方案，分析了系統設計的目標和功能，并指出了系統軟硬件平臺的設計要求與設計原則。依托2006年江蘇省科技攻關項目“總線化智能多參數高精度檢測與控制儀表”，設計了基于Silicon Laboratories的C8051F310處理器和CC2420射頻芯片的硬件開發平臺，詳細地描述了硬件平臺中各個功能模塊的細節，并在此平臺上實現和改進了SimpliciTI協議和IEEE802.15.4/Zigbee協議，最后對系統進行了測試。整個系統以無線傳感器網絡技術為核心，增強了系統的靈活性、可維護性和可擴展性，同時系統模塊化、開放式的結構使系統具有良好的可移植性。 將無線傳感器網絡技術應用于水環境多參數監測，涉及到傳感器技術、無線通信技術、計算機應用技術等多種技術。到目前為止，隨著科學技術的不斷進步，它還在不斷地完善，前景尤為廣闊。
上傳時間： 2013-06-01
上傳用戶：無聊來刷下
隨著中國二代導航系統的建設，衛星導航的應用將普及到各個行業，具有自主知識產權的衛星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統進行總體功能劃分和結構設計，并采用自底向上的方法對系統進行功能實現和驗證。 本課題以Xilinx公司的Spartan3E開發板為硬件開發平臺，以ISE9.2i為軟件開發平臺，采用Verilog HDL編程實現該系統。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數字中頻信號。 本課題主要是基于采樣率變換和FFT實現對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優化系統。基于實用性的要求，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現原理、實現結構以及仿真結果。并達到降低系統硬件資源，能夠快速、高效地實現對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
非接觸式IC卡是IC卡領域的一項新興的技術，它是射頻識別技術和IC卡技術相結合的產物。由于非接觸式IC卡具有操作快捷、抗干擾性強、工作距離遠、安全性高、便于一卡多用等優點，在自動收費、身份識別和電子錢包等領域具有接觸式所無法比擬的優越性，具有廣闊的市場前景。非接觸式IC卡讀卡器是非接觸式IC卡應用系統的關鍵設備之一。基于實際項目的需要，本課題開發了一種讀寫距離在10cm左右的非接觸式IC卡讀卡器，它可以應用于電子消費場合，如公交和地鐵電子售票，食堂售飯等場合。 本文首先研究了用于本系統的基本理論，包括射頻識別技術、ARM處理器體系結構和嵌入式系統，然后基于這些理論，給出了非接觸式IC卡讀卡器的設計方案。系統由三個部分組成：第一部分是讀卡器的收發模塊，選用Philips公司的高集成度非接觸式讀寫芯片MF RC500設計射頻收發模塊，對射頻芯片接口電路設計做了詳細的論述；第二部分是核心控制模塊，以Philips公司的ARM7芯片LPC2292為核心，對電源供應電路、存儲器電路、通信接口電路、LED顯示電路等設計做了一定的描述，并給出了電路。第三部分是系統的程序設計，采用移植嵌入式系統并添加任務的模式來實現讀卡器的各功能。通過對軟硬件的調試實現了非接觸式IC卡讀卡器的硬件與軟件平臺的構建。
上傳時間： 2013-04-24
上傳用戶：jlyaccounts
