模擬無線通訊論文的模擬程式, 可用此程式驗證論文方法是否正確
標(biāo)簽： 模 程式 無線 正
上傳時間： 2016-03-30
上傳用戶：cx111111
是一個用verilog寫成的加法器電路,可把七個元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設(shè)計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設(shè)計入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
zd1211memtool-0.1無線網(wǎng)卡專用
標(biāo)簽： memtool 1211 0.1 zd
上傳時間： 2016-05-08
上傳用戶：stampede
ZD1211LnxDrv_2_3_1_0無線網(wǎng)卡ZD1211
標(biāo)簽： 1211 LnxDrv ZD 無線
上傳時間： 2014-12-21
上傳用戶：zsjzc
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
點對點資訊分享系統(tǒng)在有線及無線網(wǎng)路上之設(shè)計與實作
標(biāo)簽： 分 系統(tǒng) 無線
上傳時間： 2013-12-02
上傳用戶：壞天使kk
verilog除頻器可用於編碼段運用可以穩(wěn)定電路設(shè)計
標(biāo)簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測試檔(testbench)以及執(zhí)行檔(.do)
標(biāo)簽： fulladder testbench do
上傳時間： 2016-11-25
上傳用戶：wxhwjf
S3C44B0-ARM應(yīng)用板(電路+PCB+程序).rar
標(biāo)簽： ARM PCB 44
上傳時間： 2013-12-27
上傳用戶：cuiyashuo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
