中文一区二区三区四区,中文在线а√天堂,免费男女羞羞的视频网站在线观看

無(wú)線通信領(lǐng)(lǐng)域

基于FPGA的SCI串行通信接口的研究與實(shí)現(xiàn).rar

國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對(duì)SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來(lái)實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對(duì)PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來(lái)提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL和VHDL，在開(kāi)發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫(xiě)WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫(xiě)相應(yīng)的測(cè)試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。

標(biāo)簽： FPGA SCI 串行通信接口

上傳時(shí)間： 2013-04-24

上傳用戶：竺羽翎2222
USB20加密接口芯片的設(shè)計(jì)及其FPGA驗(yàn)證.rar

信息安全在當(dāng)今的社會(huì)生產(chǎn)生活中已經(jīng)被廣為關(guān)注，對(duì)敏感信息進(jìn)行加密是提高信息安全性的一種常見(jiàn)的和有效的手段。常見(jiàn)的加密方法有軟件加密和硬件加密。軟件加密的方法因?yàn)榧用芩俣鹊?、安全性差以及安裝不便，在一些高端或主流的加密處理中都采用硬件加密手段對(duì)數(shù)據(jù)進(jìn)行處理。硬件加密設(shè)備如加密狗和加密卡已經(jīng)廣泛地應(yīng)用于信息加密領(lǐng)域當(dāng)中。但是加密卡和加密狗因?yàn)椴捎玫氖嵌嘈酒Y(jié)構(gòu)，即采用獨(dú)立的USB通信芯片和獨(dú)立的加密芯片來(lái)分別實(shí)現(xiàn)數(shù)據(jù)的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進(jìn)行數(shù)據(jù)竊聽(tīng)的話，很輕易地就可以獲得未加密的明文數(shù)據(jù)。作者提出了一種新的基于單芯片實(shí)現(xiàn)的USB加密接口芯片的構(gòu)想，采用一塊芯片實(shí)現(xiàn)數(shù)據(jù)的USB2.0通信和AES加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標(biāo)準(zhǔn)和AES加密算法。該加密芯片可以實(shí)現(xiàn)與主機(jī)的快速通信，具有快速的密碼處理能力，對(duì)外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。根據(jù)設(shè)計(jì)思想，課題研究并設(shè)計(jì)了USB2.0加密接口芯片的總體硬件架構(gòu)，設(shè)計(jì)了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數(shù)據(jù)處理單元匹配以及速度匹配問(wèn)題，本文設(shè)計(jì)了AESUSB緩沖器，優(yōu)化了AES有限域加密算法。最后，利用VerilogHDL語(yǔ)言在FPGA芯片上實(shí)現(xiàn)了USB2.0加密接口芯片的功能，并在此基礎(chǔ)之上對(duì)加密芯片的通信和加密性能進(jìn)行了測(cè)試和驗(yàn)證。

標(biāo)簽： FPGA USB 20

上傳時(shí)間： 2013-05-24

上傳用戶：黃華強(qiáng)
衛(wèi)星導(dǎo)航接收機(jī)中長(zhǎng)碼直捕算法研究與FPGA實(shí)現(xiàn).rar

衛(wèi)星導(dǎo)航定位系統(tǒng)可以為公路、鐵路、空中和海上的交通運(yùn)輸工具提供導(dǎo)航定位服務(wù)。它能夠軍民兩用，戰(zhàn)略作用與商業(yè)利益并舉。只要持有便攜式接收機(jī)，則無(wú)論身處陸地、海上還是空中，都能收到衛(wèi)星發(fā)出的特定信號(hào)。接收機(jī)選取至少四顆衛(wèi)星發(fā)出的信號(hào)進(jìn)行分析，就能確定接收機(jī)持有者的位置。 GPS導(dǎo)航定位接收機(jī)的理論基礎(chǔ)即是擴(kuò)頻通信理論，擴(kuò)頻通信技術(shù)與常規(guī)的通信技術(shù)相比，具有低截獲率，強(qiáng)抗噪聲，抗干擾性，具有信息隱蔽和多址通信等特點(diǎn)，目前己從軍事領(lǐng)域向民用領(lǐng)域迅速發(fā)展，成為進(jìn)入信息時(shí)代的高新技術(shù)通信傳輸方式之一。擴(kuò)頻通信技術(shù)中，最常見(jiàn)的是直接序列擴(kuò)頻通信(DSSS)系統(tǒng)，本文所研究的就是這一類(lèi)系統(tǒng)。目前在衛(wèi)星信號(hào)的捕獲上一般使用兩種方法：順序捕獲方法(時(shí)域法，基于大規(guī)模并行相關(guān)器)和并行捕獲方法(頻域法，基于FFT)。本文在第二章分別分析了現(xiàn)有順序捕獲和并行捕獲技術(shù)的原理，并給出了它們的優(yōu)缺點(diǎn)。本文第三章對(duì)長(zhǎng)碼的直接捕獲進(jìn)行了深入的研究，基于對(duì)國(guó)內(nèi)外相關(guān)文獻(xiàn)中長(zhǎng)碼直捕方法的分析與對(duì)比，并且結(jié)合在實(shí)際過(guò)程中硬件資源需求的考慮，應(yīng)用了基于分段補(bǔ)零循環(huán)相關(guān)和FFT搜索頻偏的直捕方法。此方法大大減少了計(jì)算量，加快了信號(hào)捕獲的速度。本方法利用FFT實(shí)現(xiàn)接收信號(hào)與本地長(zhǎng)碼的并行相關(guān)，同時(shí)完成頻偏的搜索，將傳統(tǒng)的二維搜索轉(zhuǎn)換為并行的一維搜索，從而能快速實(shí)現(xiàn)長(zhǎng)碼捕獲。 GPS信號(hào)十分微弱，靈敏度低，在戰(zhàn)場(chǎng)環(huán)境下，GPS接收機(jī)會(huì)面臨各種人為的干擾。如何從復(fù)雜的干擾信號(hào)中實(shí)現(xiàn)對(duì)GPS信號(hào)的捕獲，即抗干擾技術(shù)的研究，是GPS也是本文研究一個(gè)的方面。第四章即研究了GPS接收機(jī)干擾抑制算法，在強(qiáng)干擾環(huán)境下，需要借助信號(hào)處理技術(shù)在不增加信號(hào)帶寬的條件下提高系統(tǒng)的抗干擾能力，以保證后續(xù)捕獲跟蹤模塊有充足的處理增益。本文在第五章給出了GPS接收機(jī)長(zhǎng)碼捕獲以及干擾抑制的FPGA實(shí)現(xiàn)方案，并對(duì)各主要子模塊進(jìn)行了詳細(xì)地分析?；拘徒邮諜C(jī)中長(zhǎng)碼捕獲采用頻域方法，選用Altera StratixⅡ EP2S180芯片實(shí)現(xiàn)；抗干擾型接收機(jī)中選用Xilinx xc4vlx100芯片。實(shí)現(xiàn)了各模塊的單獨(dú)測(cè)試和整個(gè)系統(tǒng)的聯(lián)調(diào)，通過(guò)聯(lián)調(diào)驗(yàn)證，本文提出的長(zhǎng)碼直接捕獲方法正確、可行。本文提出的長(zhǎng)碼直捕方法可以在不需要C/A碼輔助捕獲下完成對(duì)長(zhǎng)碼的直接捕獲，可以應(yīng)用于GPS接收機(jī)，監(jiān)測(cè)站接收機(jī)的同步等，對(duì)我國(guó)自主研發(fā)導(dǎo)航定位接收機(jī)也有重大的現(xiàn)實(shí)及經(jīng)濟(jì)意義。

標(biāo)簽： FPGA 衛(wèi)星導(dǎo)航接收機(jī)

上傳時(shí)間： 2013-06-18

上傳用戶：wang5829
MIMOOFDM關(guān)鍵技術(shù)研究與FPGA設(shè)計(jì).rar

寬帶無(wú)線通信的持續(xù)高速的需求增長(zhǎng)刺激了新的通信技術(shù)的不斷產(chǎn)生，而這些技術(shù)的發(fā)展，很大程度上都來(lái)自于不同技術(shù)的互相補(bǔ)充與融合，這也成為新標(biāo)準(zhǔn)的源泉。正交頻分復(fù)用(OFDM)技術(shù)在提供高效的頻譜利用率以及良好的抗多徑性能的同時(shí)，通過(guò)多輸入輸出(MIMO)技術(shù)來(lái)進(jìn)一步增加信道容量，在不增加信號(hào)帶寬的基礎(chǔ)上取得更高的傳輸速率和更好的傳輸質(zhì)量。因此MIMO-OFDM技術(shù)近年來(lái)在成為研究熱點(diǎn)的同時(shí)，已被認(rèn)為是下一帶移動(dòng)通信和網(wǎng)絡(luò)接入標(biāo)準(zhǔn)中的核心技術(shù)。本文主要對(duì)MIMO-OFDM系統(tǒng)物理層的關(guān)鍵技術(shù)進(jìn)行了研究，并主要對(duì)系統(tǒng)的同步和信道估計(jì)算法進(jìn)行了深入的分析，并提出了一些改進(jìn)。最后進(jìn)行了MIMO-OFDM基帶系統(tǒng)基于FPGA的物理層設(shè)計(jì)，對(duì)其中一些關(guān)鍵模塊的設(shè)計(jì)，比如信道估計(jì)和空時(shí)譯碼模塊進(jìn)行了詳細(xì)的討論。第一章緒論部分首先結(jié)合寬帶無(wú)線通信技術(shù)發(fā)展的歷史就MIMO-OFDM技術(shù)產(chǎn)生發(fā)展的背景進(jìn)行了分析，指出了MIMO-OFDM研究與發(fā)展方向，最后總結(jié)了本文的工作目標(biāo)和基本要求。第二章主要是推導(dǎo)分析了MIMO-OFDM系統(tǒng)的基本原理，先分別從OFDM技術(shù)和MIMO技術(shù)兩方面概括性的介紹了其理論以及技術(shù)特點(diǎn)，最后對(duì)MIMO與OFDM結(jié)合的關(guān)鍵技術(shù)進(jìn)行了討論。第三章是對(duì)MIMO-OFDM同步算法的研究，主要針對(duì)基于訓(xùn)練序列的同步算法進(jìn)行了深入討論，關(guān)注點(diǎn)是訓(xùn)練序列的設(shè)計(jì)。針對(duì)原有的一些算法進(jìn)行了總結(jié)與比較，并主要對(duì)基于頻域設(shè)計(jì)的訓(xùn)練序列符號(hào)同步算法做出了改進(jìn)。第四章首先從基于導(dǎo)頻的信道估計(jì)算法推導(dǎo)開(kāi)始，關(guān)注點(diǎn)放在MIMO-OFDM系統(tǒng)下的自適應(yīng)信道估計(jì)算法研究。文章將原有的一些OFDM自適應(yīng)信道估計(jì)算法擴(kuò)展到MIMO領(lǐng)域，結(jié)合基于共軛梯度的自適應(yīng)算法并做出了一些改進(jìn)。第五章節(jié)是本文的硬件設(shè)計(jì)部分，文章基于一個(gè)2發(fā)2收MIMO-OFDM系統(tǒng)進(jìn)行了基帶數(shù)字處理部分的FPGA設(shè)計(jì)工作，根據(jù)設(shè)計(jì)要求實(shí)現(xiàn)了發(fā)送端和接收端數(shù)據(jù)處理的基本功能，為完善的和更高性能的MIMO-OFDM系統(tǒng)實(shí)現(xiàn)奠定了基礎(chǔ)。

標(biāo)簽： MIMOOFDM FPGA 關(guān)鍵技術(shù)

上傳時(shí)間： 2013-06-26

上傳用戶：wl9454
用SPI總線實(shí)現(xiàn)DSP和MCU之間的高速通信.rar

簡(jiǎn)述了SPI總線協(xié)議工作時(shí)序和配置要求，通過(guò)一個(gè)成功的實(shí)例詳細(xì)介紹了使用SPI 總線實(shí)現(xiàn)DSP與MCU之間的高速通信方法，并參考實(shí)例給出了SPI接口的硬件連接、初始化、以及傳輸測(cè)試程序的編寫(xiě)方法。關(guān)鍵詞：SPI接口；McBSP；總線；高速通信

標(biāo)簽： SPI DSP MCU

上傳時(shí)間： 2013-04-24

上傳用戶：jhksyghr
TMS320系列DSP與C51單片機(jī)之間一種全新串行通信模式.rar

單片機(jī)與DSP之間通信問(wèn)題一直是大家關(guān)注得焦點(diǎn)，目前已出現(xiàn)的不少解決方案但大多針對(duì)于5V工作電壓的DSP系統(tǒng),筆者對(duì)諸方案進(jìn)行詳細(xì)比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問(wèn)題,面對(duì)工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟(jì)有效地解決了通信中電平轉(zhuǎn)換問(wèn)題可靠地實(shí)現(xiàn)數(shù)據(jù)交換,并且在實(shí)際開(kāi)發(fā) 的直流無(wú)刷電機(jī)變頻器人機(jī)界面與控制核心TMS320LF2407 DSP之間串行通信中驗(yàn)證了其可行性。

標(biāo)簽： TMS 320 DSP C51

上傳時(shí)間： 2013-07-18

上傳用戶：abc123456.
Systemview動(dòng)態(tài)系統(tǒng)分析及通信系統(tǒng)仿真設(shè)計(jì).rar

Systemview動(dòng)態(tài)系統(tǒng)分析及通信系統(tǒng) 仿真設(shè)計(jì)

標(biāo)簽： Systemview 動(dòng)態(tài) 仿真設(shè)計(jì)

上傳時(shí)間： 2013-06-10

上傳用戶：chens000
基于FPGA的多路脈沖時(shí)序控制電路設(shè)計(jì)與實(shí)現(xiàn).rar

在團(tuán)簇與激光相互作用的研究中和在團(tuán)簇與加速器離子束的碰撞研究中，需要對(duì)加速器束流或者激光束進(jìn)行脈沖化與時(shí)序同步，同時(shí)用于測(cè)量作用產(chǎn)物的探測(cè)系統(tǒng)如飛行時(shí)間譜儀(TOF)等要求各加速電場(chǎng)的控制具有一定的時(shí)序匹配。在整個(gè)實(shí)驗(yàn)中，需要用到符合要求的多路脈沖時(shí)序信號(hào)控制器，而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此，本論文基于FPGA設(shè)計(jì)完成了一款多路脈沖時(shí)序控制電路。本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設(shè)計(jì)出了一款可以同時(shí)輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開(kāi)發(fā)流程，著重討論了較高頻率脈沖電路的可編程實(shí)現(xiàn)方法，以及如何利用VHDL語(yǔ)言實(shí)現(xiàn)硬件電路軟件化設(shè)計(jì)的技巧與方法，給出了整個(gè)系統(tǒng)設(shè)計(jì)的原理與實(shí)現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實(shí)現(xiàn)，并由此設(shè)計(jì)了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計(jì)、數(shù)據(jù)通信及接口電路的實(shí)現(xiàn)。開(kāi)發(fā)了上層控制軟件來(lái)控制各路脈沖時(shí)序及屬性。該電路工作頻率200MHz，輸出脈沖最小寬度可達(dá)到10ns，最大寬度可達(dá)到us甚至ms量級(jí)?？梢酝瑫r(shí)提供l路同步脈沖和7路脈沖，并且7路脈沖相對(duì)于同步脈沖的延遲時(shí)間可調(diào)，調(diào)節(jié)步長(zhǎng)為5ns。

標(biāo)簽： FPGA 多路脈沖

上傳時(shí)間： 2013-06-15

上傳用戶：ZJX5201314
基于FPGA DSP架構(gòu)的高速通信接口設(shè)計(jì)與實(shí)現(xiàn)

本文采用 altera 公司cyclone 系列芯片ep1c12 實(shí)現(xiàn)了與ts101／ts201 兩種芯片的鏈路口的雙工通信，并給出了具體的設(shè)計(jì)實(shí)現(xiàn)方法。其中ts101 的設(shè)計(jì)已經(jīng)成功應(yīng)用于某

標(biāo)簽： FPGA DSP 架構(gòu) 接口設(shè)計(jì)

上傳時(shí)間： 2013-06-15

上傳用戶：hmy2st
單片機(jī)溫度采集器與PC104分站的串行通信

單片機(jī)溫度采集器與PC104分站的串行通信:用PC104 模塊組建的礦井變電所采集分站,具有強(qiáng)大的以太網(wǎng)和CAN 總線通信功能。在PC104模塊底板上,設(shè)計(jì)了一個(gè)基于89C2051 單片機(jī)的溫度采集器

標(biāo)簽： 104 PC 單片機(jī) 分

上傳時(shí)間： 2013-07-04

上傳用戶：xyipie