<tfoot id="mxfgg"></tfoot>
是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
zd1211memtool-0.1無線網卡專用
標簽： memtool 1211 0.1 zd
上傳時間： 2016-05-08
上傳用戶：stampede
ZD1211LnxDrv_2_3_1_0無線網卡ZD1211
標簽： 1211 LnxDrv ZD 無線
上傳時間： 2014-12-21
上傳用戶：zsjzc
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
點對點資訊分享系統在有線及無線網路上之設計與實作
標簽： 分 系統 無線
上傳時間： 2013-12-02
上傳用戶：壞天使kk
verilog除頻器可用於編碼段運用可以穩定電路設計
標簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
內含fulladder結構檔,電路檔,測試檔(testbench)以及執行檔(.do)
標簽： fulladder testbench do
上傳時間： 2016-11-25
上傳用戶：wxhwjf
S3C44B0-ARM應用板(電路+PCB+程序).rar
標簽： ARM PCB 44
上傳時間： 2013-12-27
上傳用戶：cuiyashuo
SONET 教學V1.0_方便使用者在學習射頻電路模擬上遇到的問題解決方式
標簽： SONET 1.0 模 方式
上傳時間： 2017-01-17
上傳用戶：hasan2015
蟲蟲下載站版權所有 京ICP備2021023401號-1
