<li id="64yme"></li> 基于FPGA的誤碼率測試儀設(shè)計(jì)基于FPGA的誤碼率測試儀設(shè)計(jì)
標(biāo)簽： FPGA 誤碼率 試儀設(shè)計(jì)
上傳時(shí)間： 2013-08-02
上傳用戶：1159797854
多抽樣率信號處理是現(xiàn)代信號處理理論的一個(gè)重要分支，在最近十幾年取得了巨大的發(fā)展，并在很多方面得到了成功的應(yīng)用。本文分別從時(shí)域和頻域的角度深入分析了抽樣率變換的規(guī)律，并進(jìn)一步研究了多抽樣率系統(tǒng)的高效實(shí)現(xiàn)理論...
標(biāo)簽： FPGA 抽樣 數(shù)字信號處理
上傳時(shí)間： 2013-07-05
上傳用戶：JIUSHICHEN
多抽樣率信號處理是現(xiàn)代信號處理理論的一個(gè)重要分支，在最近十幾年取得了巨大的發(fā)展，并在很多方面得到了成功的應(yīng)用。本文分別從時(shí)域和頻域的角度深入分析了抽樣率變換的規(guī)律，并進(jìn)一步研究了多抽樣率系統(tǒng)的高效實(shí)現(xiàn)理論和方案。多抽樣率系統(tǒng)需要通過濾波器來改善其性能。本文分析了一般濾波器設(shè)計(jì)的方法與理論，著重研究了積分梳狀濾波器和半帶濾波器這兩種多抽樣率濾波器，并根據(jù)多抽樣率信號處理的特點(diǎn)以及幾種高效濾波結(jié)構(gòu)和濾波器，利用積分梳狀濾波器和半帶濾波器在FPGA上設(shè)計(jì)了2～256倍可編程抽取器。為了進(jìn)一步分析多相結(jié)構(gòu)在多抽樣率信號處理中的應(yīng)用，使用多相結(jié)構(gòu)設(shè)計(jì)了具有固定倍數(shù)的內(nèi)插器。在論文的最后，詳細(xì)介紹了某型號雷達(dá)信號處理機(jī)的硬件設(shè)計(jì)及其FPGA設(shè)計(jì)。關(guān)鍵字：多抽樣率信號處理 抽取 內(nèi)插 多相濾波 積分梳狀濾波器 半帶濾波器
標(biāo)簽： FPGA 抽樣 數(shù)字信號處理
上傳時(shí)間： 2013-06-12
上傳用戶：fxf126@126.com
用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)
上傳時(shí)間： 2013-08-07
上傳用戶：ukuk
針對室內(nèi)CCD交匯測量的試驗(yàn)環(huán)境，通過添加輔助光源照明，在基于CCD立靶測量原理的條件下，分析了室內(nèi)立靶影響捕獲率的原因，并建立了室內(nèi)立靶的捕獲率模型。該模型能夠?yàn)槭覂?nèi)立靶測量系統(tǒng)的捕獲率計(jì)算和研究提供依據(jù)。同時(shí)，對立靶捕獲率進(jìn)行了仿真分析，仿真結(jié)果表明，該系統(tǒng)的捕獲率能夠達(dá)到90%。
上傳時(shí)間： 2013-10-17
上傳用戶：13160677563
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-10-28
上傳用戶：zhtzht
•1-1 傳輸線方程式 •1-2 傳輸線問題的時(shí)域分析 •1-3 正弦狀的行進(jìn)波 •1-4 傳輸線問題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線問題的解法 •1-8 傳輸線的阻抗匹配
上傳時(shí)間： 2013-11-21
上傳用戶：laomv123
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
多路輸出開關(guān)電源交叉調(diào)整率
標(biāo)簽： 多路輸出 交叉調(diào)整率 開關(guān)電源
上傳時(shí)間： 2013-10-31
上傳用戶：15070202241
對於集成電路而言，汽車是一種苛刻的使用環(huán)境，這裡，引擎罩下的工作溫度範(fàn)圍可寬達(dá) -40°C 至 125°C，而且，在電池電壓總線上出現(xiàn)大瞬變偏移也是預(yù)料之中的事
標(biāo)簽： 集成 電流檢測 保護(hù) 汽車系統(tǒng)
上傳時(shí)間： 2013-11-20
上傳用戶：zhaiye
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<li id="44g24"></li>