<dl id="4ciwa"></dl>
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計 這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。
標簽： Python Constructor config 2.3
上傳時間： 2014-01-17
上傳用戶：zhenyushaw
將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
一個簡單的游戲設計...好好玩的
標簽：
上傳時間： 2013-12-31
上傳用戶：edisonfather
這是一個利用模擬退火來計算TSP旅行家的問題
標簽： TSP 模 旅行 家
上傳時間： 2016-01-28
上傳用戶：chenxichenyue
這是利用基因演算法來計算皇后問題的小程式 絕對是狠快速的方法
標簽： 基因 算法 程式 速的方法
上傳用戶：英雄
這是一個可以計算學期成績的視窗程式 是利用讀入純文字檔案 來計算學期成績和平均
標簽： 程式
上傳用戶：天涯
倒數計時器 提供時間到關機的功能 可自由設定是否關機或者提供警示
上傳時間： 2016-02-02
上傳用戶：lepoke
蟲蟲下載站版權所有 京ICP備2021023401號-1
<nav id="ckw44"></nav>
<rt id="ckw44"></rt>
